第五章

時序邏輯電路

一．

填空題

1.一個四位右移寄存器初態(tài)為0000，輸入二進制數(shù)為D3D2D1D0=1011，經(jīng)過

個

CP脈沖后寄存器狀態(tài)變?yōu)镼3Q2Q1Q0=1100。

2.某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖1所示，該計數(shù)器是

進制

法計數(shù)器。

3.數(shù)字電路按照是否有記憶功能通常可分為兩類：、。

4.一個四位右移移位寄存器初態(tài)為0000，輸入二進制數(shù)為D3D2D1D0=1101，經(jīng)過

個

CP脈沖后寄存器狀態(tài)變?yōu)镼3Q2Q1Q0=1010。

5.某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖1所示，該計數(shù)器是

進制

法計數(shù)器。

6.某計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖3所示，該計數(shù)器是

進制

法計數(shù)器。

7．時序邏輯電路根據(jù)其有無統(tǒng)一的時鐘信號分為

和

__________________________兩類。

二．

選擇題

1.同步時序邏輯電路和異步時序邏輯電路比較，其差別在于前者（）。

A.有觸發(fā)器

B.有統(tǒng)一的時鐘脈沖控制

C.有穩(wěn)定狀態(tài)

D.輸出只與內(nèi)部狀態(tài)有關(guān)

2.在下列邏輯電路中，為時序邏輯電路的是（）。

A.譯碼器

B.編碼器

C.全加器

D.計數(shù)器

3.要構(gòu)成一個六進制計數(shù)器，至少需要（）個觸發(fā)器。

A.3

B.2

C.6

D.8

4.用觸發(fā)器設計一個同步12進制的計數(shù)器所需要的觸發(fā)器的數(shù)目是（）。

A.2

B.3

C.4

D.5

5.在下列邏輯電路中，是時序邏輯電路的是（）。

A.譯碼器

B.數(shù)據(jù)分配器

C.全加器

D.寄存器

6.同步計數(shù)器是指（）的計數(shù)器。

A.由同類型的觸發(fā)器構(gòu)成B.各觸發(fā)器時鐘端連在一起，統(tǒng)一由系統(tǒng)時鐘控制

C.可用前級的輸出做后級觸發(fā)器的時鐘

D.可用后級的輸出做前級觸發(fā)器的時鐘

三．

簡答題&計算題

1.分析圖6所示時序電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，并說明該電路能否自啟動。

2.試利用同步計數(shù)器74LVC161設計七進制計數(shù)器。要求：采用置數(shù)法，寫出設計過程，畫出連接圖。

3.分析圖6時序邏輯電路的邏輯功能，寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程，畫出電路的狀態(tài)轉(zhuǎn)換圖，并說明該電路功能。（13分）

4.表2所示是同步四位二進制計數(shù)器74LVC161的功能表，圖10是其邏輯符號。試利用同步計數(shù)器74LVC161設六進制計數(shù)器。要求：采用置數(shù)法，寫出設計過程，畫出連接圖。

表2

輸

入

輸

出

清零

預置

使能

時鐘

預置數(shù)據(jù)輸入

計

數(shù)

進位

CEP

CET

CP

D3

D2

D1

D0

Q3

Q2

Q1

Q0

TC

L

×

×

×

×

×

×

×

×

L

L

L

L

L

H

L

×

×

↑

D3

D2

D1

D0

D3

D2

D1

D0

*

H

H

L

×

×

×

×

×

×

保

持

*

H

H

×

L

×

×

×

×

×

保

持

L

H

H

H

H

↑

×

×

×

×

計

數(shù)

*

*表示只有當CET為高電平且計數(shù)器狀態(tài)為HHHH時輸出為高電平，其余均為低電平。

5.分析圖7所示時序邏輯電路邏輯功能，假設觸發(fā)器的初始狀態(tài)為0。要求：

(1)

求出邏輯方程、列出狀態(tài)表、畫出狀態(tài)圖；

(2)

檢查電路能否自啟動?

圖7

答案

一．

填空題

1.2

2.六，加

3.組合電路，時序電路

4.3

5.七，加

6.八，加

7.同步時序邏輯電路；異步時序邏輯電路

二．

選擇題

1.B

2.D

3.A

4.C

5.D

6.B

三．

簡答題&計算題

1.解：（1）寫出驅(qū)動方程

（2）將驅(qū)動方程代入JK觸發(fā)器的特性方程，求出電路的狀態(tài)方程。

⊙

（3）根據(jù)狀態(tài)方程和輸出方程，求出電路的狀態(tài)表。

該電路沒有輸入信號，屬于莫爾型時序電路，因此電路任意時刻的次態(tài)只取決于電路的初態(tài)。設電路的初態(tài)=000，可得狀態(tài)如下表所示。

狀態(tài)表

Y

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

（4）根據(jù)狀態(tài)表畫出電路的狀態(tài)圖。

根據(jù)狀態(tài)表可以畫出習題1的狀態(tài)圖如下圖所示。

011

010

001

000

（5）電路的邏輯功能。從狀態(tài)轉(zhuǎn)換圖可以看出，該電路是一個五進制計數(shù)器。每經(jīng)過5個時鐘脈沖，電路的狀態(tài)循環(huán)變化一次；且該電路可以自起動。

2.解：74LVC161是四位二進制計數(shù)器，芯片具有同步置數(shù)功能，當時，在下一個時鐘脈沖到來時。

下圖為利用74LVC161采用置數(shù)法設計的七進制加法計數(shù)器。

3.解：（1）了解電路組成。電路是由兩個JK觸發(fā)器組成的莫爾型同步時序電路。

（2）寫出下列各邏輯方程式：

激勵方程:

J1=K1=1

J2=K2=X

?

Q1

輸出方程:

Y=Q2Q1

將激勵方程代入JK觸發(fā)器的特性方程得狀態(tài)方程

對FF1：

對FF2：

整理得：

（3）列出其狀態(tài)轉(zhuǎn)換表，畫出狀態(tài)轉(zhuǎn)換圖和波形圖

狀態(tài)表

0

0

0

0

X=1

X=0

0

/

0

0

/

0

/

0

/

0

0

0

/

0

0

/

0

/

0

0

/

0

狀態(tài)圖如下圖：

狀態(tài)圖

功能：4進制可逆計數(shù)器

4.解：74LVC161是四位二進制計數(shù)器，芯片具有同步置數(shù)功能，當時，在下一個時鐘脈沖到來時。

下圖為利用74LVC161采用置數(shù)法設計的六進制加法計數(shù)器。

5.解：

（1）邏輯方程：

（2）

（3）

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

狀態(tài)表

（4）狀態(tài)轉(zhuǎn)換圖

（5）電路能自啟動