第一篇：數(shù)電總結(jié)

時間過的真快，轉(zhuǎn)眼十三周的數(shù)電課已經(jīng)結(jié)束，但是對于我們每個人來說各自的收獲是不同的。對于我來說數(shù)電依然是那樣的熟悉又陌生，也許是平時學(xué)習(xí)不夠認(rèn)真基本知識學(xué)的不夠扎實，再也許是平時對數(shù)電看的較少、花費的精力不夠，所以才會有這種云里霧里的感覺吧！考試很快就要到啦，所以我們要抓起書本好好地復(fù)習(xí)，不僅僅是為了考試更是為了鞏固所學(xué)習(xí)的知識，為以后的專業(yè)課學(xué)習(xí)打下堅實的基??同時通過本學(xué)期的學(xué)習(xí)我對數(shù)電也有了一定的了解。

首先，《數(shù)字電路》課程是電子信息與電氣工程系的專業(yè)基礎(chǔ)課程及相關(guān)專業(yè)必修的一門專業(yè)技術(shù)基礎(chǔ)課，是電學(xué)類學(xué)生知識結(jié)構(gòu)的重要組成部分，它主要研究各種半導(dǎo)體的性能、電路及其應(yīng)用的科學(xué)。在人才培養(yǎng)中起著十分重要的作用?！稊?shù)字電路》課程又是一門實踐性極強的課程，其先修課程《電路分析基礎(chǔ)》和《模擬電路》，為數(shù)字電路的學(xué)習(xí)提供了引導(dǎo)性的背景知識；同時數(shù)字電路的學(xué)習(xí)也為后續(xù)課程后續(xù)課程：《微機原理》、《EDA技術(shù)》、《單片機》等的學(xué)習(xí)打下基礎(chǔ)，并以此為平臺展開學(xué)習(xí)。

該課程不但要求我們熟練地掌握理論知識，同時對動手能力、實踐能力和系統(tǒng)設(shè)計能力有較高的要求，為后續(xù)的課程的學(xué)習(xí)打下基礎(chǔ)，同時為以后走上工作崗位打下基礎(chǔ)。我們想要學(xué)好本門課程，僅僅做到：“課堂緊跟教師、積極思考、學(xué)會邏輯思維、學(xué)會歸納和總結(jié)的方法，能夠做到舉一反三，并且課后多做練習(xí)，鞏固做學(xué)的知識，達到熟練掌握一般數(shù)字電路的分析方法和設(shè)計方法；熟悉各類常用的數(shù)字集成電路的特性和原理，掌握其典型應(yīng)用?！笔遣粔虻?，我們還要在課外時間花費大量時間去圖書館、互聯(lián)網(wǎng)、閱覽室等查詢我們用到的資料，同時也要多多和老師溝通互動以便更好的掌握、利用數(shù)字電子器件實現(xiàn)要求的電路功能，并熟悉新型數(shù)字電子器件、產(chǎn)品的工程應(yīng)用。并且為以后的專業(yè)課程的學(xué)習(xí)打下良好的基礎(chǔ)。驗證性的實驗課程同時與數(shù)電的學(xué)習(xí)相輔相成，所以我有必要上好每次實驗課，認(rèn)真記錄數(shù)據(jù)，分析試驗過程中遇到的現(xiàn)象，學(xué)會分析問題、解決問題的方法。這樣對于我們數(shù)電的課學(xué)習(xí)將大有裨益。

在學(xué)習(xí)的過程中遇到問題是在所難免的，最初的時候聽到數(shù)電是從高年級的學(xué)長那里聽來的，他們口中的數(shù)電是簡單的，到我們真正自己接觸到的時候發(fā)現(xiàn)：“開始的時候數(shù)電的確不難因為我們學(xué)過C語言，開始的數(shù)制是我們學(xué)習(xí)過的課程，可是到了后來的說觸發(fā)器、編碼器、譯碼器、計數(shù)器等知識。特別是關(guān)于邏輯電路的分析與設(shè)計的學(xué)習(xí)，才發(fā)現(xiàn)數(shù)電原來并不容易，學(xué)習(xí)開始有點吃力，與自己設(shè)想的、聽到的不一樣?！备械匠粤Φ臅r候是我認(rèn)識到僅僅書本課堂是解決不了問題的，課后下功夫才是王道，所以去圖書館、瀏覽網(wǎng)頁成了必修課，從那以后我就更加深刻的認(rèn)識到自己學(xué)習(xí)的重要性，大學(xué)里并不是所有的知識都是

老師教授的，大部分的知識是靠自己努力學(xué)來的！

在為期十三周的數(shù)電學(xué)習(xí)過程中，胡老師的認(rèn)真的教學(xué)態(tài)度、嚴(yán)謹(jǐn)?shù)闹螌W(xué)風(fēng)格無時無刻不在影響著我們，在我們遇到問題時胡老師的悉心指導(dǎo)的聲音縈繞耳旁，在我們不懂的時候胡老師更是不厭其煩的一遍遍講解，點點滴滴都在感動著我們！

最后祝愿胡老師：工作順利、萬事如意、身體健康！

學(xué)生：

08電子（3）班

第二篇：數(shù)電實驗總結(jié)

浙江大學(xué)2010-2011學(xué)年下學(xué)期《數(shù)字電子技術(shù)基礎(chǔ)實驗》總結(jié)報告

數(shù)電實驗總結(jié)

在本學(xué)期的數(shù)電實驗中我發(fā)現(xiàn)了實驗的樂趣，并且十分享受做實驗的過程。用各種不同功能的芯片來實現(xiàn)各種各樣的電路，在短短的一個夏學(xué)期，從簡單的與非門做起，到與或非、觸發(fā)器、計數(shù)器等集成電路芯片，組合連接，自己設(shè)計電路構(gòu)成，來實現(xiàn)最終的電路要達到的目的。

實驗中，我們不僅學(xué)習(xí)了Quartus與Multisim軟件的仿真應(yīng)用，也學(xué)習(xí)了怎樣用手里的芯片從頭開始設(shè)計電路。首先分析電路要實現(xiàn)的功能，利用真值表與卡諾圖寫出輸入輸出的邏輯函數(shù)，再配合芯片改寫成合適的邏輯函數(shù)，最后連接成一個完整的電路。除了掌握了實驗箱與示波器的使用之外，對電路錯誤的調(diào)試也有了一定的了解。與其他實驗相比，數(shù)電實驗的輸入輸出只采用高低電平，結(jié)果一目了然，同時信號的輸出更容易受導(dǎo)線與空載的影響，這是實驗中要尤其注意的事情。

與其他班級不同的是，x老師的數(shù)電實驗班采用開放式自主性實驗設(shè)計，除了需要掌握的推薦電路以外，每次實驗還有很多額外的電路供同學(xué)們設(shè)計與參考，給了我們很大的選題自由，也讓我們見識到了更多的數(shù)電電路。為了在實驗課上能快速地成功連接電路，需要非常充分的課前預(yù)習(xí)，如果課前對要做的實驗沒有一定的研究的話，實驗的效率就會較低。這也是我第一次意識到課前預(yù)習(xí)的重要性。

這種自主性設(shè)計實驗，其實也是一種競爭機制。因為沒有規(guī)定只做哪幾個電路，所以為了最后的分?jǐn)?shù)，普遍認(rèn)為做的越多越好，這也使得要寫出一份實驗報告需要花一定的時間和精力。這樣也使得我更加認(rèn)真地去對待每一份實驗報告，把設(shè)計過程與仿真都詳細(xì)寫出，每次動手實驗后也會總結(jié)出一些經(jīng)驗。相比其他班級的每次兩三頁了事的實驗報告，我認(rèn)為我們的實驗報告更像一份自己的實驗報告，而不是千篇一律的作業(yè)。對于FPGA的創(chuàng)新實驗，我認(rèn)為這種方式非常的難得，身為普通的學(xué)生，我們難以接觸到真正可以用于實際的電路板，并把自己設(shè)計的程序下載到板子上去。結(jié)合在這方面遇到的困難，我有以下兩點建議：

1、在介紹Quartus的使用時，老師從各模塊的編程到模塊間的連接到最后的引腳分配，詳細(xì)講解了一個計時器的實現(xiàn)。由于第一次接觸這個軟件，老師講解時把參考書翻過來翻過去，不是按一定的順序，而我聽課時做筆記也沒有做的很系統(tǒng)，因此后來有些遺忘，編程遇到了一定的困難，參考書里內(nèi)容頗多，查閱時有點無從下手。所以希望老師可以把用Quartus做程序的要點寫在課件上，可以方便我們課后復(fù)習(xí)與查閱；或者當(dāng)堂課布置作業(yè)練手；或者對同學(xué)們強調(diào)筆記一定要做全，否則以后就想不起來了。

2、希望老師對應(yīng)試方面的編程有所強調(diào)。

最后，感謝x老師一學(xué)期以來認(rèn)真負(fù)責(zé)的教導(dǎo)，并且感謝老師親切的答疑解惑，與提供實驗室的開放。

2011年6月21日

第三篇：數(shù)電實驗總結(jié)

六、實驗總結(jié)

74LS138 是一個 線

線二進制譯碼器，可以對數(shù)據(jù)進行二進制譯碼。

并可用其邏輯功能構(gòu)

成一些功能性器件。可用

74LS138 和

74LS20 構(gòu)成一位全減器進行全減運算。

74LS138 可以

與一個與非門邏輯電路構(gòu)成一個數(shù)據(jù)分配器，進行數(shù)據(jù)分配運算。

實驗中，我還有許多地方

做得不對，如設(shè)備操作規(guī)則和方法，還有沒有理解透實驗的方法，導(dǎo)致實驗花費時間過長，并且實驗數(shù)據(jù)有時出現(xiàn)錯誤，以后一定要充分預(yù)習(xí)實習(xí)的內(nèi)容，了解實驗的方法，以后爭取

把實驗做的更好，進一步提改自己的思維方法和動手能力，使自己更上一層樓。

另外在邏輯

門電路的線路連接方面我的技術(shù)還不成熟，還有很多方面需要提高，經(jīng)常出現(xiàn)的錯誤老是不

知道該怎樣處理，老是由于粗心而把電路連錯，這些方面以后一定要注意。

通過實習(xí)，我的

動手能力得到了很大的提高，并且開闊了自己的視野，我一定努力改變自己的不足，好好的

參與實習(xí)，一定把實驗做的更好

第四篇：數(shù)電概念總結(jié)

以PPT內(nèi)容、例題、課本課后題為主。

數(shù)電部分概念總結(jié)

第一章

1.數(shù)制的表示方法以及相互之間的轉(zhuǎn)換：十進制數(shù)、二進制數(shù)、八進制數(shù)和十六進制數(shù) 2．碼制

（1）n位有符號二進制數(shù)的編碼——正數(shù)編碼的符號位為0、負(fù)數(shù)編碼的符號位為1。

正數(shù)的原碼、反碼、補碼相同。

負(fù)數(shù)原碼的數(shù)值位等于二進制真值的絕對值。

負(fù)數(shù)反碼的數(shù)值位為二進制真值的絕對值各位取反；

負(fù)數(shù)補碼的數(shù)值位為二進制真值的絕對值各位取反后加1。

（2）二——十進制編碼——BCD碼是用四位二進制碼對十進制數(shù)符編碼，分為8421BCD、5421BCD、2421BCD等有權(quán)碼和余三BCD、格雷BCD等無權(quán)碼。

有權(quán)BCD碼的碼符權(quán)值疊加后等于其代表的十進制數(shù)符值，無權(quán)BCD碼的碼符沒有權(quán)值意義。

十進制數(shù)用BCD碼表示時，各碼組的位權(quán)仍為10的n次冪，例如，個位組碼的位權(quán)0為

10、十位組碼的位權(quán)為1 01、百位組碼的位權(quán)為102、??。

（3）可靠性代碼具有易于交錯的編碼規(guī)則——格雷碼相鄰碼組只有一位碼符不同，奇偶校驗碼的校驗位反映了信息位中1符個數(shù)的奇偶性（校驗位與信息位中1符的總個數(shù)為奇或偶）。

第二章

1． 邏輯函數(shù)的基本概念和表示方法（真值表、邏輯式、邏輯圖、波形圖）。2． 邏輯代數(shù)的基本定律（德?摩根定律）和常用公式。3． 邏輯代數(shù)的對偶規(guī)則、反演規(guī)則、代入規(guī)則。

4． 邏輯函數(shù)的標(biāo)準(zhǔn)與或表達式（包含函數(shù)所有變量的與項）和最小項和式∑mi。5．一般與或表達式可以通過對與項乘互補缺失變量之和構(gòu)成最小項表達式。

6．邏輯函數(shù)的最簡與或表達式是與項最少、與項中變量最少的函數(shù)式；最簡或與表達式是或項最少、或項中變量最少的函數(shù)式。8．邏輯函數(shù)的化簡（1）公式法化簡。（2）卡諾圖法化簡。

（3）具有無關(guān)項di的邏輯函數(shù)表達式及其化簡。

第三章

1．TTL邏輯門電路的輸入級和輸出級都采用三極管。TTL電路的速度高，輸出級采用推挽形式，帶負(fù)載能力強，速度快。

2.CMOS邏輯門是用成對溝道互補（N、P）、開啟電壓絕對值相同的MOS管組成邏輯門電路。CMOS電路的工作電源范圍寬，靜態(tài)功耗極小、輸出擺幅大，抗干擾能力強。

3．OC（集電極開路）或OD（漏極開路）邏輯門的輸出為低電平或高阻狀態(tài)。OC(OD)邏輯門可以互相連接并接上拉電阻后實現(xiàn)“線與”功能（并接后的輸出函數(shù)等于各OC（OD）邏輯門的輸出函數(shù)相與）。

4．三態(tài)（TSL）邏輯門具有輸出使能控制，使電路的輸出有高電平、低電平、高阻三種狀態(tài)，要構(gòu)成雙向數(shù)據(jù)總線必須采用三態(tài)門。

5．當(dāng)三態(tài)門的使能無效時，輸出為高阻狀態(tài)；當(dāng)三態(tài)門的使能有效時，輸出與輸入滿足邏輯門的運算功能。當(dāng)三態(tài)門輸出并接時，任意時刻只能有一個三態(tài)門的使能有效。6．傳輸門是控制模擬信號的開關(guān)器件，從多路模擬信號中選擇一路信號必須采用傳輸門；而從多路數(shù)字信號中選擇一路信號可以采用數(shù)據(jù)選擇器、三態(tài)門或傳輸門。

第四章

1． 組合邏輯電路的輸出只受當(dāng)前的輸入信號控制，與電路原來的狀態(tài)無關(guān)，電路中沒有反饋通路，不含記憶元件。典型組合邏輯功能電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)字比較器、并行多位.加法器、只讀存儲器等。

2． 編碼器的邏輯功能是將N個電平信號編程對應(yīng)的n位二進制碼，其中N≤2n。

3．3線-8線譯碼器74LS138輸入3位二進制碼，輸出8個表示不同輸入碼組的低電平有效的信號。當(dāng)使能有效時，3線-8線譯碼器的輸出是輸入碼變量全部最小項的反函數(shù)。

4．七段顯示譯碼器輸入4位二進制代碼，輸出7個控制數(shù)碼顯示管段極的信號。正常顯示時，共陰顯示管的公共極接低電位，段極信號高電平有效；共陽顯示管的公共極接高電位，段極信號低電平有效。

5．?dāng)?shù)據(jù)選擇器的邏輯功能是根據(jù)n位選擇碼的狀態(tài)從2n個數(shù)據(jù)輸入中選擇一個到輸出。如4選1數(shù)據(jù)選擇器74LS153、8選1數(shù)據(jù)選擇器74LS151。

6．當(dāng)多位數(shù)二進制數(shù)相加時，每一位的加運算不僅需要考慮本位的兩個加數(shù)，還要考慮低位的進位，稱為“全加”運算。全加器實現(xiàn)的是三個一位的二進制數(shù)加法運算，輸出一位二進制運算和以及向高位的進位信號。

7．?dāng)?shù)值比較器7485的功能是對輸入的兩組4位的二進制數(shù)A（A3~A0）和B（B3~B0）進行比較，用三個高電平有效的開關(guān)量A>B、Ab，a

8．邏輯函數(shù)式中的互補變量是存在競爭條件的變量，該變量變化時可能產(chǎn)生冒險現(xiàn)象。消除競爭冒險的方法有加選通信號、修改邏輯設(shè)計增加冗余項、加濾波電容。

第五章

1．雙穩(wěn)態(tài)觸發(fā)器是時序邏輯電路的基本元件。根據(jù)激勵功能分為 RS、D、JK、T和T’觸發(fā)器。觸發(fā)器的觸發(fā)方式分為直接觸發(fā)、電平觸發(fā)和邊沿觸發(fā)。直接觸發(fā)的觸發(fā)器狀態(tài)變化只受激勵信號控制；電平觸發(fā)的觸發(fā)器在使能電平有效時狀態(tài)隨激勵功能改變；邊沿觸發(fā)的觸發(fā)器在CP脈沖信號的有效邊沿時狀態(tài)隨激勵功能改變。

2．觸發(fā)器的特性方程描述了觸發(fā)條件滿足時次態(tài)與激勵、現(xiàn)態(tài)的邏輯關(guān)系。

D觸發(fā)器的特性方程Qn+1=D，JK觸發(fā)器的特性方程Qn?1?JQn?KQn，T觸發(fā)器的特性方程Qn?1?T?Qn。

第六章

1．時序邏輯電路的輸出不僅與當(dāng)前的輸入有關(guān)，還與其原來的輸出狀態(tài)有關(guān)，具有記憶功能。電路含有記憶元件（雙穩(wěn)態(tài)觸發(fā)器），電路中有反饋路徑。時序邏輯典型功能電路寄存器、鎖存器、計數(shù)器、靜態(tài)隨機存儲器等。

2.時序邏輯電路根據(jù)電路中觸發(fā)器的時鐘控制方式分為同步和異步兩種。同步時序電路中所有觸發(fā)器由同一時鐘信號控制，觸發(fā)器的狀態(tài)變化是同時進行的。異步時序電路中至少有一個觸發(fā)器的時鐘信號源與其他觸發(fā)器不同，各觸發(fā)器的次態(tài)是在其自身的時鐘控制有效時才會產(chǎn)生，電路的狀態(tài)變化不同步。3.從電路輸出的控制方式分類，時序邏輯電路可分為米利(Mealy)型時序電路和莫爾(Moore)型時序電路。米利型時序邏輯電路的輸出是觸發(fā)器狀態(tài)和外部輸入控制的組合邏輯函數(shù)；莫爾型時序邏輯電路的輸出僅受觸發(fā)器狀態(tài)控制，與外部輸入無關(guān)。

4.計數(shù)器在數(shù)字系統(tǒng)中可以實現(xiàn)計數(shù)、狀態(tài)機、信號分頻、定時、延時等功能，移位寄存器在數(shù)字系統(tǒng)中可以實現(xiàn)移存型計數(shù)、狀態(tài)機、信號傳輸方式轉(zhuǎn)換等功能。

5．集成計數(shù)器可以利用輸出狀態(tài)控制反饋清零或反饋置數(shù)來減少有效狀態(tài)數(shù)。當(dāng)計數(shù)器的清零或預(yù)置控制為異步方式時，產(chǎn)生控制信號的狀態(tài)為無效狀態(tài)；當(dāng)計數(shù)器的清零或預(yù)置控制方式為同步方式（CP脈沖必須同時有效）時，產(chǎn)生控制信號的狀態(tài)為有效效態(tài)。6．集成計數(shù)器可以通過級聯(lián)使有效狀態(tài)數(shù)增加（級聯(lián)計數(shù)器的模相乘）。

7．移存型計數(shù)器的狀態(tài)碼周期性循環(huán)變化，并且具有移位特性。移位寄存器采用輸出狀態(tài)控制串行輸入可以實現(xiàn)移存型計數(shù)器。

第七章

1．多諧振蕩器沒有穩(wěn)定狀態(tài)，輸出自動在“0”和“1”兩個暫穩(wěn)態(tài)間切換，能夠產(chǎn)生頻率一定的矩形脈沖信號。

2．施密特觸發(fā)器的輸入可以是模擬信號，輸出是具有兩個穩(wěn)定狀態(tài)的數(shù)字信號。在輸入信號上升達到上觸發(fā)電平UT+時或下降達到下觸發(fā)電平UT-時，輸出電平翻轉(zhuǎn)。施密特觸發(fā)器能夠?qū)斎胄盘柗冗M行整形。

3． 單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)定狀態(tài)。在輸入信號激勵下，輸出進入暫穩(wěn)態(tài)，然后自動回到穩(wěn)態(tài)，從而產(chǎn)生寬度恒定的脈沖信號，單穩(wěn)態(tài)觸發(fā)器可以對輸入信號的寬度進行整形或?qū)崿F(xiàn)延時、定時功能。

4． 555定時器有兩個模擬量的輸入，一個開關(guān)量輸出和一個放電管的OC輸出。兩個輸入分別和兩個參考電平U+、U-比較。當(dāng)兩個輸入都高于其比較電平時，輸出為低電平、放電管導(dǎo)通；當(dāng)兩個輸入都低于其比較電平時，輸出為高電平、放電管截止；當(dāng)輸入信號的幅度都在兩個參考電平之間時，輸出保持原狀態(tài)。

5． 555定時器的參考電平U+=0.5U－。U+可以通過555定時器的CON端（5腳）外加電壓控制，當(dāng)CON端（5腳）不加控制電壓時，U+等于三分之二的電源電壓值。

6． 可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器在電路處于暫穩(wěn)態(tài)時，新的觸發(fā)脈沖可以使暫穩(wěn)態(tài)過程重新開始，輸出脈沖的寬度可以由觸發(fā)信號控制無限延長。在輸入脈沖周期小于電路的暫穩(wěn)態(tài)時間時，電路不能回到穩(wěn)態(tài)。

第八章

1． 隨機存儲器RAM能夠隨時在存儲器任意指定的單元中存、取信息，但系統(tǒng)斷電后存儲信息丟失。只讀存儲器ROM在系統(tǒng)運行中ROM只能讀出指定單元中的信息但不能修改信息，系統(tǒng)斷電存儲器的信息不會丟失。

2． 存儲器的地址碼位數(shù)n決定了存儲器所含的存儲單元的個數(shù)N（N =2 n），即存儲器的字?jǐn)?shù)。存儲器數(shù)據(jù)線的位數(shù)m決定了存儲器的字長。存儲器含有的存儲元總數(shù)稱為存儲容量M，M = N× m（容量等于字?jǐn)?shù)乘以字長）。

3． 當(dāng)存儲系統(tǒng)的信息字?jǐn)?shù)或字長超過所選存儲器的的字?jǐn)?shù)或字長時需要擴展。擴展需要的存儲器數(shù)量=擴展后的總存儲容量÷單片存儲器容量。

第九章

1． R-2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的輸出電壓范圍與參考電壓的幅值有關(guān)，轉(zhuǎn)換分辨率取決于輸入數(shù)字碼的位數(shù)。

2． 數(shù)模轉(zhuǎn)換器輸出的模擬電壓Uo與輸入的數(shù)字值ND成正比，Uo=NDULSB；其中分辨電壓ULSB?Uref2n，Uref是參考基準(zhǔn)電壓。3．模數(shù)轉(zhuǎn)換器的輸出數(shù)字值ND?ui，根據(jù)量化方式不同ND的取值可以去零留整或四ULSB舍五入，轉(zhuǎn)換誤差ε≈ui-NDULSB。模數(shù)轉(zhuǎn)換器的最大輸入電壓uimax=ULSB（2n-1），ULSB?(2n?1)Uref2n?Uref.4． 并行ADC的轉(zhuǎn)換速度最快，但分辨率提高時器件成本劇增。逐位逼近ADC的性價比高，分辨率較高，轉(zhuǎn)換速度較快。雙積分ADC的分辨率可以很高，抗周期性干擾能力強，轉(zhuǎn)換速度最低。

參考習(xí)題：

1.2、1.3、1.6、1.7、1.9、2.3、2.4、2.5、2.6、2.12、3.5、3.8、3.13、4.4、4.9、4.10、4.12、5.2、5.3、5.13、6.11、6.17、6.26、6.29、7.5、7.10、8.4、8.5、9.10、9.13、9.14、9.21

第五篇：數(shù)電部分概念總結(jié)

數(shù)電部分概念總結(jié)

第一章

1.數(shù)制的表示方法以及相互之間的轉(zhuǎn)換：十進制數(shù)、二進制數(shù)、八進制數(shù)和十六進制數(shù)

2．碼制

（1）n位有符號二進制數(shù)的編碼——正數(shù)編碼的符號位為0、負(fù)數(shù)編碼的符號位為1。

正數(shù)的原碼、反碼、補碼相同。

負(fù)數(shù)原碼的數(shù)值位等于二進制真值的絕對值。

負(fù)數(shù)反碼的數(shù)值位為二進制真值的絕對值各位取反；

負(fù)數(shù)補碼的數(shù)值位為二進制真值的絕對值各位取反后加1。

（2）二——十進制編碼——BCD碼是用四位二進制碼對十進制數(shù)符編碼，分為8421BCD、5421BCD、2421BCD等有權(quán)碼和余三BCD、格雷BCD等無權(quán)碼。

有權(quán)BCD碼的碼符權(quán)值疊加后等于其代表的十進制數(shù)符值，無權(quán)BCD碼的碼符沒有權(quán)值意義。

十進制數(shù)用BCD碼表示時，各碼組的位權(quán)仍為10的n次冪，例如，個位組碼的位權(quán)為100、十位組碼的位權(quán)為101、百位組碼的位權(quán)為102、……。

（3）可靠性代碼具有易于交錯的編碼規(guī)則——格雷碼相鄰碼組只有一位碼符不同，奇偶校驗碼的校驗位反映了信息位中1符個數(shù)的奇偶性（校驗位與信息位中1符的總個數(shù)為奇或偶）。

第二章

1．邏輯函數(shù)的基本概念和表示方法（真值表、邏輯式、邏輯圖、波形圖）。

2．邏輯代數(shù)的基本定律（德?摩根定律）和常用公式。

3．邏輯代數(shù)的對偶規(guī)則、反演規(guī)則、代入規(guī)則。

4．邏輯函數(shù)的標(biāo)準(zhǔn)與或表達式（包含函數(shù)所有變量的與項）和最小項和式∑mi。

5．一般與或表達式可以通過對與項乘互補缺失變量之和構(gòu)成最小項表達式。

6．邏輯函數(shù)的最簡與或表達式是與項最少、與項中變量最少的函數(shù)式；最簡或與表達式是或項最少、或項中變量最少的函數(shù)式。

8．邏輯函數(shù)的化簡

（1）公式法化簡。

（2）卡諾圖法化簡。

（3）具有無關(guān)項di的邏輯函數(shù)表達式及其化簡。

第三章

1．TTL邏輯門電路的輸入級和輸出級都采用三極管。TTL電路的速度高，輸出級采用推挽形式，帶負(fù)載能力強，速度快。

2.CMOS邏輯門是用成對溝道互補（N、P）、開啟電壓絕對值相同的MOS管組成邏輯門電路。CMOS電路的工作電源范圍寬，靜態(tài)功耗極小、輸出擺幅大，抗干擾能力強。

3．OC（集電極開路）或OD（漏極開路）邏輯門的輸出為低電平或高阻狀態(tài)。OC(OD)邏輯門可以互相連接并接上拉電阻后實現(xiàn)“線與”功能（并接后的輸出函數(shù)等于各OC（OD）邏輯門的輸出函數(shù)相與）。

4．三態(tài)（TSL）邏輯門具有輸出使能控制，使電路的輸出有高電平、低電平、高阻三種狀態(tài)，要構(gòu)成雙向數(shù)據(jù)總線必須采用三態(tài)門。

5．當(dāng)三態(tài)門的使能無效時，輸出為高阻狀態(tài)；當(dāng)三態(tài)門的使能有效時，輸出與輸入滿足邏輯門的運算功能。當(dāng)三態(tài)門輸出并接時，任意時刻只能有一個三態(tài)門的使能有效。

6．傳輸門是控制模擬信號的開關(guān)器件，從多路模擬信號中選擇一路信號必須采用傳輸門；而從多路數(shù)字信號中選擇一路信號可以采用數(shù)據(jù)選擇器、三態(tài)門或傳輸門。

第四章

1．組合邏輯電路的輸出只受當(dāng)前的輸入信號控制，與電路原來的狀態(tài)無關(guān)，電路中沒有反饋通路，不含記憶元件。典型組合邏輯功能電路有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)字比較器、并行多位.加法器、只讀存儲器等。

2．編碼器的邏輯功能是將N個電平信號編程對應(yīng)的n位二進制碼，其中N≤2n。

3．3線-8線譯碼器74LS138輸入3位二進制碼，輸出8個表示不同輸入碼組的低電平有效的信號。當(dāng)使能有效時，3線-8線譯碼器的輸出是輸入碼變量全部最小項的反函數(shù)。

4．七段顯示譯碼器輸入4位二進制代碼，輸出7個控制數(shù)碼顯示管段極的信號。正常顯示時，共陰顯示管的公共極接低電位，段極信號高電平有效；共陽顯示管的公共極接高電位，段極信號低電平有效。

5．?dāng)?shù)據(jù)選擇器的邏輯功能是根據(jù)n位選擇碼的狀態(tài)從2n個數(shù)據(jù)輸入中選擇一個到輸出。如4選1數(shù)據(jù)選擇器74LS153、8選1數(shù)據(jù)選擇器74LS151。

6．當(dāng)多位數(shù)二進制數(shù)相加時，每一位的加運算不僅需要考慮本位的兩個加數(shù)，還要考慮低位的進位，稱為“全加”運算。全加器實現(xiàn)的是三個一位的二進制數(shù)加法運算，輸出一位二進制運算和以及向高位的進位信號。

7．?dāng)?shù)值比較器7485的功能是對輸入的兩組4位的二進制數(shù)A（A3~A0）和B（B3~B0）進行比較，用三個高電平有效的開關(guān)量A>B、Ab，a

8．邏輯函數(shù)式中的互補變量是存在競爭條件的變量，該變量變化時可能產(chǎn)生冒險現(xiàn)象。消除競爭冒險的方法有加選通信號、修改邏輯設(shè)計增加冗余項、加濾波電容。

第五章

1．雙穩(wěn)態(tài)觸發(fā)器是時序邏輯電路的基本元件。根據(jù)激勵功能分為

RS、D、JK、T和T’觸發(fā)器。觸發(fā)器的觸發(fā)方式分為直接觸發(fā)、電平觸發(fā)和邊沿觸發(fā)。直接觸發(fā)的觸發(fā)器狀態(tài)變化只受激勵信號控制；電平觸發(fā)的觸發(fā)器在使能電平有效時狀態(tài)隨激勵功能改變；邊沿觸發(fā)的觸發(fā)器在CP脈沖信號的有效邊沿時狀態(tài)隨激勵功能改變。

2．觸發(fā)器的特性方程描述了觸發(fā)條件滿足時次態(tài)與激勵、現(xiàn)態(tài)的邏輯關(guān)系。

D觸發(fā)器的特性方程Qn+1=D，JK觸發(fā)器的特性方程，T觸發(fā)器的特性方程。

第六章

1．時序邏輯電路的輸出不僅與當(dāng)前的輸入有關(guān)，還與其原來的輸出狀態(tài)有關(guān)，具有記憶功能。電路含有記憶元件（雙穩(wěn)態(tài)觸發(fā)器），電路中有反饋路徑。時序邏輯典型功能電路寄存器、鎖存器、計數(shù)器、靜態(tài)隨機存儲器等。

2.時序邏輯電路根據(jù)電路中觸發(fā)器的時鐘控制方式分為同步和異步兩種。同步時序電路中所有觸發(fā)器由同一時鐘信號控制，觸發(fā)器的狀態(tài)變化是同時進行的。異步時序電路中至少有一個觸發(fā)器的時鐘信號源與其他觸發(fā)器不同，各觸發(fā)器的次態(tài)是在其自身的時鐘控制有效時才會產(chǎn)生，電路的狀態(tài)變化不同步。

3.從電路輸出的控制方式分類，時序邏輯電路可分為米利(Mealy)型時序電路和莫爾(Moore)型時序電路。米利型時序邏輯電路的輸出是觸發(fā)器狀態(tài)和外部輸入控制的組合邏輯函數(shù)；莫爾型時序邏輯電路的輸出僅受觸發(fā)器狀態(tài)控制，與外部輸入無關(guān)。

4.計數(shù)器在數(shù)字系統(tǒng)中可以實現(xiàn)計數(shù)、狀態(tài)機、信號分頻、定時、延時等功能，移位寄存器在數(shù)字系統(tǒng)中可以實現(xiàn)移存型計數(shù)、狀態(tài)機、信號傳輸方式轉(zhuǎn)換等功能。

5．集成計數(shù)器可以利用輸出狀態(tài)控制反饋清零或反饋置數(shù)來減少有效狀態(tài)數(shù)。當(dāng)計數(shù)器的清零或預(yù)置控制為異步方式時，產(chǎn)生控制信號的狀態(tài)為無效狀態(tài)；當(dāng)計數(shù)器的清零或預(yù)置控制方式為同步方式（CP脈沖必須同時有效）時，產(chǎn)生控制信號的狀態(tài)為有效效態(tài)。

6．集成計數(shù)器可以通過級聯(lián)使有效狀態(tài)數(shù)增加（級聯(lián)計數(shù)器的模相乘）。

7．移存型計數(shù)器的狀態(tài)碼周期性循環(huán)變化，并且具有移位特性。移位寄存器采用輸出狀態(tài)控制串行輸入可以實現(xiàn)移存型計數(shù)器。

第七章

1．多諧振蕩器沒有穩(wěn)定狀態(tài)，輸出自動在“0”和“1”兩個暫穩(wěn)態(tài)間切換，能夠產(chǎn)生頻率一定的矩形脈沖信號。

2．施密特觸發(fā)器的輸入可以是模擬信號，輸出是具有兩個穩(wěn)定狀態(tài)的數(shù)字信號。在輸入信號上升達到上觸發(fā)電平UT+時或下降達到下觸發(fā)電平UT-時，輸出電平翻轉(zhuǎn)。施密特觸發(fā)器能夠?qū)斎胄盘柗冗M行整形。

3．單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)定狀態(tài)。在輸入信號激勵下，輸出進入暫穩(wěn)態(tài)，然后自動回到穩(wěn)態(tài)，從而產(chǎn)生寬度恒定的脈沖信號，單穩(wěn)態(tài)觸發(fā)器可以對輸入信號的寬度進行整形或?qū)崿F(xiàn)延時、定時功能。

4．555定時器有兩個模擬量的輸入，一個開關(guān)量輸出和一個放電管的OC輸出。兩個輸入分別和兩個參考電平U+、U-比較。當(dāng)兩個輸入都高于其比較電平時，輸出為低電平、放電管導(dǎo)通；當(dāng)兩個輸入都低于其比較電平時，輸出為高電平、放電管截止；當(dāng)輸入信號的幅度都在兩個參考電平之間時，輸出保持原狀態(tài)。

5．555定時器的參考電平U+=0.5U－。U+可以通過555定時器的CON端（5腳）外加電壓控制，當(dāng)CON端（5腳）不加控制電壓時，U+等于三分之二的電源電壓值。

6．可重復(fù)觸發(fā)的單穩(wěn)態(tài)觸發(fā)器在電路處于暫穩(wěn)態(tài)時，新的觸發(fā)脈沖可以使暫穩(wěn)態(tài)過程重新開始，輸出脈沖的寬度可以由觸發(fā)信號控制無限延長。在輸入脈沖周期小于電路的暫穩(wěn)態(tài)時間時，電路不能回到穩(wěn)態(tài)。

第八章

1．隨機存儲器RAM能夠隨時在存儲器任意指定的單元中存、取信息，但系統(tǒng)斷電后存儲信息丟失。只讀存儲器ROM在系統(tǒng)運行中ROM只能讀出指定單元中的信息但不能修改信息，系統(tǒng)斷電存儲器的信息不會丟失。

2．存儲器的地址碼位數(shù)n決定了存儲器所含的存儲單元的個數(shù)N（N

=2

n），即存儲器的字?jǐn)?shù)。存儲器數(shù)據(jù)線的位數(shù)m決定了存儲器的字長。存儲器含有的存儲元總數(shù)稱為存儲容量M，M

=

N×

m（容量等于字?jǐn)?shù)乘以字長）。

3．當(dāng)存儲系統(tǒng)的信息字?jǐn)?shù)或字長超過所選存儲器的的字?jǐn)?shù)或字長時需要擴展。擴展需要的存儲器數(shù)量=擴展后的總存儲容量÷單片存儲器容量。

第九章

1．R-2R倒T形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的輸出電壓范圍與參考電壓的幅值有關(guān)，轉(zhuǎn)換分辨率取決于輸入數(shù)字碼的位數(shù)。

2．?dāng)?shù)模轉(zhuǎn)換器輸出的模擬電壓Uo與輸入的數(shù)字值ND成正比，Uo=NDULSB；其中分辨電壓，Uref是參考基準(zhǔn)電壓。

3．模數(shù)轉(zhuǎn)換器的輸出數(shù)字值ND，根據(jù)量化方式不同ND的取值可以去零留整或四舍五入，轉(zhuǎn)換誤差ε≈ui-NDULSB。模數(shù)轉(zhuǎn)換器的最大輸入電壓uimax=ULSB（2n-1），ULSB.4．

并行ADC的轉(zhuǎn)換速度最快，但分辨率提高時器件成本劇增。逐位逼近ADC的性價比高，分辨率較高，轉(zhuǎn)換速度較快。雙積分ADC的分辨率可以很高，抗周期性干擾能力強，轉(zhuǎn)換速度最低。

參考習(xí)題：

1.2、1.3、1.6、1.7、1.9、2.3、2.4、2.5、2.6、2.12、3.5、3.8、3.13、4.4、4.9、4.10、4.12、5.2、5.3、5.13、6.11、6.17、6.26、6.29、7.5、7.10、8.4、8.5、9.10、9.13、9.14、9.21