第一篇：dsp——期末復(fù)習(xí)總結(jié)

Dsp原理及應(yīng)用

1.簡述DSP芯片的主要特點。答：

（1）采用哈佛結(jié)構(gòu)。Dsp芯片普遍采用數(shù)據(jù)總線和程序總線分離的哈佛結(jié)構(gòu)或者改進的哈佛結(jié)構(gòu)，比傳統(tǒng)處理器的馮諾依曼結(jié)構(gòu)有更快的指令執(zhí)行速度。

（2）采用多總線結(jié)構(gòu)?？赏瑫r進行取指令和多個數(shù)據(jù)存取操作，并由輔助寄存器自動增減地址進行尋址，使CPU在一個機器周期內(nèi)可多次對程序空間和數(shù)據(jù)空間進行訪問，大大地提高了dsp的運行速度。

（3）采用流水線技術(shù)。每條指令可通過片內(nèi)多功能單元完成取指、譯碼、取操作數(shù)和執(zhí)行等多個步驟，實現(xiàn)多條指令的并行執(zhí)行。

（4）配有專用的硬件乘法-累加器。在一個指令周期內(nèi)可完成一次乘法和一次加法。（5）具有特殊的dsp指令。如：c54x中的FIRS和LMS指令，專門用于完成系數(shù)對稱的FIR濾波器和LMS算法。

（6）硬件配置強。具有串行口、定時器、主機借口、DMA控制器、軟件可編程等待狀態(tài)發(fā)生器等片內(nèi)外設(shè)，還配有中斷處理器、PLL、片內(nèi)存儲器、測試接口等單元電路，可以方便地構(gòu)成一個嵌入式自封閉控制的處理系統(tǒng)。（7）省電管理和低功耗。（8）運算精度高。

2.TI公司的DSP產(chǎn)品目前有哪三大主流系列？各自的應(yīng)用領(lǐng)域是什么？ 答：

（1）TMS320C2000系列，稱為DSP控制器，集成了flash存儲器、高速A/D轉(zhuǎn)換器以及可靠的CAN模塊及數(shù)字馬達控制的外圍模塊，適用于三相電動機、變頻器等高速實時工控產(chǎn)品等需要數(shù)字化的控制領(lǐng)域。

（2）TMS320C5000系列，這是16位定點DSP。主要用于通信領(lǐng)域，如IP電話機和IP電話網(wǎng)關(guān)、數(shù)字式助聽器、便攜式聲音/數(shù)據(jù)/視頻產(chǎn)品、調(diào)制解調(diào)器、手機和移動電話基站、語音服務(wù)器、數(shù)字無線電、小型辦公室和家庭辦公室的語音和數(shù)據(jù)系統(tǒng)。

（3）TMS320C6000系列，采用新的超長指令字結(jié)構(gòu)設(shè)計芯片。其中2000年以后推出的C64x，在時鐘頻率為1.1GHz時，可達到8800MIPS以上，即每秒執(zhí)行90億條指令。其主要應(yīng)用領(lǐng)域為：1.數(shù)字通信：完成FFT、信道和噪聲估計、信道糾錯、干擾估計和檢測等；2.圖像處理：完成圖像壓縮、圖像傳輸、模式及光學(xué)特性識別、加密/解密、圖像增強等。

3.簡述TMS320C54x的DARAM與其它存儲器有什么區(qū)別？

答：DARAM由一些分塊組成。每個DARAM塊在單周期內(nèi)能被訪問2次。4.請詳細描述馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu)，并比較它們的不同。答：

（1）馮諾依曼結(jié)構(gòu)，采用單存儲空間，即程序指令和數(shù)據(jù)共用一個存儲空間，使用單一的地址和數(shù)據(jù)總線，取指令和取操作數(shù)都是通過一條總線分時進行。當(dāng)進行高速運算時不但不能同時進行取指令和取操作數(shù)，而且還會造成數(shù)據(jù)傳輸通道的瓶頸現(xiàn)象，工作速度較慢。（2）哈佛結(jié)構(gòu)采用雙存儲空間，程序存儲器和數(shù)據(jù)存儲器分開，有各自獨立的程序總線和數(shù)據(jù)總線，可獨立編址和獨立訪問，可對程序和數(shù)據(jù)進行獨立傳輸，使取指令操作、指令執(zhí)行操作、數(shù)據(jù)吞吐并行完成，大大提高了數(shù)據(jù)處理能力和指令的執(zhí)行速度，非常適合于實時的數(shù)字信號處理。

5、TMS320C54x 系統(tǒng)，有哪幾種尋址方式？每種尋址方式寫一條指令。答：

（1）立即尋址：LD

#80H,A

；立即數(shù)指令；

（2）絕對尋址：

MVKD 2000H, *AR5

；數(shù)據(jù)存儲器數(shù)據(jù)?數(shù)據(jù)存儲器

；2000H為數(shù)據(jù)存儲器地址

（3）累加器尋址：READA 2000H

；程序存儲器數(shù)據(jù)?數(shù)據(jù)存儲器

；累加器A中存放的是程序存儲器地址

；2000H是數(shù)據(jù)存儲器地址（4）直接尋址：ADD 20H, B

；

操作數(shù)地址=DP左移7位+20H , CPL=0 操作數(shù)地址=SP

+20H , CPL=1（5）間接尋址：LD *AR2+, A

；

（6）存儲器映像寄存器尋址：LDM 39H, A

；數(shù)據(jù)存儲器數(shù)據(jù)?累加器A

；SPSD0?累加器A（7）堆棧尋址：PSHM ST0 6.請描述FIRS指令的功能。答：

FIRS Xmem，Ymem，pmad

；有限沖激響應(yīng)（FIR）濾波器指令

；pmad?PAR ；如果 RC>0 ；B+AH x(PAR)?B ；((Xmem)+(Ymem))<<16 ?A ；PAR+1? PAR ；RC-1 ?RC FIRS指令實現(xiàn)一個對稱的有限沖激響應(yīng)(FIR)濾波器。首先Xmem和Ymem相加后的結(jié)果左移16位放入累加器A中。然后累加器A的高端（32~16位）和由pmad尋址得到的Pmem相乘，乘法結(jié)果與累加器B相加并存放在累加器B中。在下一個循環(huán)中，pmad加1.一旦循環(huán)流水線啟動，指令成為單周期指令。

7.FFT蝶形運算對輸入序列倒序采用何種尋址方式？AR0中應(yīng)存放什么值？ 答：

（1）間接尋址中的位倒序?qū)ぶ贩绞?。FFT運算主要實現(xiàn)采樣數(shù)據(jù)從時域到頻域的轉(zhuǎn)換，要求采樣點輸入是倒序時，輸出是順序；若輸入是順序，則輸出是倒序，采用位倒序?qū)ぶ贩绞秸梅螰FT算法的要求。

(2)AR0存放的整數(shù)值為FFT點數(shù)的一半。8.簡述主機接口（HPI）的通訊過程。答：

TMS320C54X的主機接口（HPI）是一個8位并行接口，通過8根外部數(shù)據(jù)線HD（0~7）實現(xiàn)DSP與其他總線或CPU進行通信。當(dāng)TMS320C54X與主機傳送數(shù)據(jù)時，HPI能自動地將外部接口連續(xù)傳來的8位數(shù)組成16位數(shù)，并傳送至TMS320C54X。當(dāng)主機使用HPI寄存器執(zhí)行數(shù)據(jù)傳輸時，HPI控制邏輯自動執(zhí)行對TMS320C54X內(nèi)部的雙尋址RAM的訪問，以完成數(shù)據(jù)處理。9.進行塊重復(fù)操作要用到哪幾個寄存器？塊重復(fù)可否嵌套? 答：

RPT：循環(huán)執(zhí)行一條指令

RPTB：循環(huán)執(zhí)行一段指令，即塊循環(huán)指令（1）進行塊重復(fù)操作的循環(huán)次數(shù)由塊循環(huán)計數(shù)器（BRC）確定，需要利用兩個寄存器：塊重復(fù)起始地址寄存器（RSA）、塊重復(fù)結(jié)束地址寄存器(REA)。（2）由于使用了不同的寄存器，因此可以實現(xiàn)循環(huán)嵌套。

10.TMS320C54x的CPU主要由哪幾個部分構(gòu)成？它們的功能是什么？ 答：

（1）40位算術(shù)邏輯運算單元ALU：可完成寬范圍的算術(shù)、邏輯運算；

（2）2個40位的累加器A和B：可以作為ALU或MAC的目標(biāo)寄存器存放運算結(jié)果，也可以作為ALU或MAC的一個輸入；

（3）支持—16~31位移位范圍的桶形移位寄存器：用于累加器或數(shù)據(jù)區(qū)操作數(shù)的定標(biāo)，將輸入數(shù)據(jù)進行0~31位的左移和0~16位的右移；

（4）乘法-累加單元MAC：可在一個流水線周期內(nèi)完成1次乘法運算和1次加法運算；（5）比較。選擇和存儲單元CSSU：用于完成Viterbi算法中的加法/比較/選擇（ACS）操作；

（6）指數(shù)編碼器EXP：用于支持指數(shù)運算指令的專用硬件，可以在單周期內(nèi)執(zhí)行EXP指令，求累加器中指數(shù)的指數(shù)值；

（7）CPU狀態(tài)和控制寄存器：包括ST0、ST1和PMST，這些寄存器都是存儲器映像寄存器，可以很方便對它們進行數(shù)據(jù)操作：1.將它們快速地存放到數(shù)據(jù)存儲器；2.由數(shù)據(jù)存儲器對它們進行加載；3.用子程序或中斷服務(wù)程序保存和恢復(fù)處理器的狀態(tài)。

11.已知中斷向量TINT=13H,中斷向量地址指針I(yè)PTR=111H,求中斷向量地址是多少？

12.DSP的仿真器的作用是什么? 答：

（1）下載程序；

（2）樣機資源可視化，應(yīng)用程序調(diào)試；

（3）控制樣機運行方式：單步執(zhí)行、執(zhí)行到斷點或者全速執(zhí)行。

第二篇：dsp 期末作業(yè)

Yibin University

DSP期末學(xué)科設(shè)計報告

題 目 第五章5-

18、5-19 院 別 物理與電子工程學(xué)院 專 業(yè) 電子信息科學(xué)與技術(shù)

學(xué)生姓名 梁 杰 學(xué) 號 110303038 班級 11 級 3 班

年1月日

2014 6

一、實驗?zāi)康?/p>

1、了解巴特沃斯方法

2、掌握脈沖響應(yīng)不變法設(shè)計數(shù)字低通濾波器

3、熟悉各種濾波器特點

二、實驗原理

1、脈沖不變法原理

脈沖響應(yīng)不變法是實現(xiàn)模擬濾波器數(shù)字化的一種直觀而常用的方法。它特別適合于對濾波器的時域特性有一定要求的場合。

脈沖響應(yīng)不變法的核心原理是通過對連續(xù)函數(shù)ha(t)等間隔采樣得到離散序列ha(nT)。令h(n)= ha(nT)，T為采樣間隔。它是一種時域上的轉(zhuǎn)換方法。一個模擬濾波器的傳遞函數(shù)可以用有理分式表達式表示為：

M01MNaN01a?as?...?as H(s)???...?bbsbs通過反拉普拉斯變換我們就可以得到它的沖激相應(yīng)：

h(t)?L[Ha?1a(s)]

脈沖響應(yīng)不變法就是要保證脈沖響應(yīng)不變，即：

h(n)?ha(nT)

對上式的沖激相應(yīng)序列h(n)作Z變換，就可以得到數(shù)字濾波器的傳遞函數(shù)：

H(z)?ZT[ha(nT)]

一般來說，H(s)的分母多項式階次總是大于分子多項式的階次。假定H(s)aa的沒有多重極點，則式就可分解為：

Ha(s)??i?1NA

s?sii式中si，Ai均為復(fù)數(shù)，si是H(s)的極點。其拉氏變換為

aha(t)??Aiei?1Nsi.Tnu(n)

一般來說，Ha(s)的分母多項式階次總是大于分子多項式的階次。數(shù)字濾波器的傳遞函數(shù)H(z)經(jīng)過合并簡化，成為一般形式的有理分式傳遞函數(shù)

c0?c1z?1?...?cLz?L H(z)?

d0?d1z?1?...?dNz?N

在討論采樣序列z變換與模擬信號拉氏變換之間關(guān)系的有關(guān)章節(jié)中，我們已經(jīng)知道

1H(z)|z?esT?TK????H??a(s?j2?K)T按照z=eST的關(guān)系，每一個s平面上寬度為2?/T的水平條帶將重迭映射到z平面上。因此脈沖響應(yīng)不變法將s平面映射到z平面，不是一個簡單的一一對應(yīng)的關(guān)系。對于高采樣頻率(T小)的情況，數(shù)字濾波器在頻域可能有極高的增益。為此我們采用

H(z)??TAi

SIT?11?ezi?1NIN

h(n)?Tha(nT)??TAieSTnu(n)

i?1在脈沖響應(yīng)不變法設(shè)計中，模擬頻率與數(shù)字頻率之間的轉(zhuǎn)換關(guān)系是線性的(???*T)。同時，它可以保持脈沖響應(yīng)不變，h(t)=ha(nT)。因此，這一方法往往用于低通時域數(shù)字濾波器設(shè)計及相應(yīng)的模擬系統(tǒng)數(shù)字仿真設(shè)計。

2、雙線性變換法設(shè)計數(shù)字濾波器原理

將S平面j?軸壓縮變換到s1平面j?軸上的-?/T到?/T一段，可以采用以下變換關(guān)系：

??T? ??tan?1?

?2??1???T，??0變換到?1?0，可將上式寫成 這樣????變換到

j??eej?1T2?1T2?e?e?j?1T2?1T2j?j

令j??s，j?1?s1，解析延拓到整個s平面和s1平面，可得

s?ees1T2s1T2?e?e?s1T2s1T2?

再將s1平面通過以下變換關(guān)系映射到z平面，即

z?es1T

從而得到s平面和z平面的單值映射關(guān)系為

1?z?1s? 1?z?1z?1?s 1?s 一般來說，為了使模擬濾波器的某一頻率與數(shù)字濾波器的任一頻率有對應(yīng)關(guān)系，可引入待定常數(shù)c，??T???ctan?1?

?2?1?e?s1Ts?c ?s1T1?es1Tz?e將代入到上式，可得

1?z?1s?c

1?z?1z?c?s c?s在MATLAB中，雙線性Z變換可以通過bilinear函數(shù)實現(xiàn)，其調(diào)用格式為：

[Bz，Az]＝bilinear(B，A，F(xiàn)s)； 其中B，A為模擬濾波器傳遞函數(shù)G(s)的分子分母多項式的系數(shù)向量，而Bz，Az為數(shù)字濾波器的傳遞函數(shù)H(z)的分子分母多項式的系數(shù)向量。

三、實驗內(nèi)容 1、5-18題用脈沖響應(yīng)不變法設(shè)計一個三階巴特沃思數(shù)字低通濾波器，截止頻率fc=1kHz，設(shè)采樣頻率fs=6.28kHz。

根據(jù)解題思路，編寫源程序如下：

%截止頻率wc=1Kz，采樣頻率fs=6.283 KHz fs=6.283*1000;wc=2*pi*1000;[B,A]=butter(3,wc,'s');

[num,den]=impinvar(B,A,fs);

[db,mag,pha,grd,w]=freqz_m(num,den);f=0.5*fs*w/pi;

plot(f,db,'-');grid;

xlabel('以HZ為單位的頻率');ylabel('對數(shù)幅度/db');title('巴特沃斯低通濾波器');

圖

一、實驗1仿真結(jié)果圖 2、5-20題用雙曲線變換法設(shè)計一個滿足下面指標(biāo)的數(shù)字帶阻巴特沃思濾波器；通帶上下邊帶各為0-95Hz和105-500Hz，通帶波動3dB,阻帶為99-101Hz，阻帶衰減13dB，取樣頻率為1kHz。

根據(jù)題意及解題思路，程序設(shè)計如下：

Rp=3;Rs=13;T=0.001;fp1=95;fp2=105;fs1=99;fs2=101;

wp1=2*pi*fp1*T;wp2=2*pi*fp2*T;ws1=2*pi*fs1*T;ws2=2*pi*fs2*T;wp3=(2/T)*tan(wp1/2);wp4=(2/T)*tan(wp2/2);ws3=(2/T)*tan(ws1/2);ws4=(2/T)*tan(ws2/2);wp=[wp3,wp4];ws=[ws3,ws4];

[n,wn]=buttord(wp,ws,Rp,Rs,'s');

[z,p,k]=buttap(n);[b,a]=zp2tf(z,p,k);w0=sqrt(wp3*wp4);Bw=wp4-wp3;[b1,a1]=lp2bs(b,a,w0,Bw);[bz,az]=bilinear(b1,a1,1/T);

subplot(2,1,1);plot(w/pi/T/2,db);grid

xlabel('以HZ為單位的頻率');ylabel('對數(shù)幅度/db');title('帶阻巴特沃斯濾波器');

subplot(2,1,2);plot(w/pi,db);grid

xlabel('以PI為單位的頻率');ylabel('對數(shù)幅度/db');title('帶阻巴特沃斯濾波器');

圖

二、實驗2仿真結(jié)果圖

四、思考與總結(jié)

1、在設(shè)計過程中我思考了兩種方案

①從歸一化模擬低通原型出發(fā)，先在模擬域內(nèi)經(jīng)頻率變換成為所需類型的模擬濾 波器；然后進行雙線性變換，由S域變換到Z域，而得到所需類型的數(shù)字濾波器。

②先進行雙線性變換，將模擬低通原型濾波器變換成數(shù)字低通濾波器；然后在Z域內(nèi)經(jīng)數(shù)字頻率變換為所需類型的數(shù)字濾波器。

以上兩種方案都可以，我最后選擇了第一種方案進行設(shè)計，即先在模擬域內(nèi)經(jīng)頻率變換成為所需類型的模擬濾波器；然后進行雙線性變換，由S域變換到Z域，而得到所需類型的數(shù)字濾波器。因為高通，帶通濾波器的設(shè)計方法是先將要設(shè)計的濾波器的技術(shù)特性指標(biāo)通過頻率轉(zhuǎn)換成模擬低通濾波器的技術(shù)指標(biāo)，再根據(jù)這些性能指標(biāo)設(shè)計出低通濾波器的傳遞函數(shù)，為了設(shè)計程序的簡潔，故選擇了方案一。

2、仿真過程遇到的問題

①帶通濾波器的仿真結(jié)果雖然符合其帶通特性，但要求得到的性能指標(biāo)存在較大誤差，由于時間緊迫，將在課后進一步尋找原因及解決方案。

②一個線性是不變系統(tǒng)的典型表達式有狀態(tài)空間型、傳遞函數(shù)型、零極增益型、極點留數(shù)型共四種，在開始的設(shè)計過程中我發(fā)現(xiàn)在把零極點增益型向傳遞函數(shù)型的轉(zhuǎn)換過程中多用了一步，即先把零極點增益型轉(zhuǎn)換為狀態(tài)空間型，進行相應(yīng)的頻率變換和雙線性變換后，再由狀態(tài)空間型轉(zhuǎn)換為傳遞函數(shù)型，進而繪制出其頻率響應(yīng)圖，但是經(jīng)仿真分析后發(fā)現(xiàn)，性能并不理想，所以并沒有采用。

③實驗開始仿真沒有對響應(yīng)的函數(shù)進行定義，在網(wǎng)上查找響應(yīng)的定義函數(shù)，最后找到響應(yīng)的函數(shù)定義。定義程序如下: %freqz的修正函數(shù) 產(chǎn)生以絕對值的幅度響應(yīng)以及相對dB標(biāo)尺的幅度響應(yīng)，相位響應(yīng)和群時延響應(yīng) %------------

% db = relative magnitude in dB computed over 0 to pi radians % mag = absolute magnitude computed over 0 to pi radians % pha = phase response in radians over 0 to pi radians % grd = group delay over 0 to pi radians % w = 501 frequency samples between 0 to pi radians % b = numerator polynomial of H(z)(for FIR : b=h)

% a = denominator polynomial of H(z)(for FIR :a=[1])%

[Hh,w] =freqz(b,a,1000,'whole');

Hh =(Hh(1:1:500))';w =(w(1:1:500))';mag =abs(Hh);

db =20*log10((mag+eps)/max(mag));pha =angle(Hh);

grd =grpdelay(b,a,w);

五、心得體會

本次其實就是對本期的一個綜合考察，在平時的學(xué)習(xí)中我學(xué)習(xí)了關(guān)于本次課程設(shè)計的一些內(nèi)容，對于MATLAB軟件在數(shù)字濾波器的設(shè)計中的一些函數(shù)也有初步的了解，通過這一周多的時間更是讓自己在這個方面的學(xué)習(xí)更上了一層樓，使自己在這方面的學(xué)習(xí)深度有所提高。

本次用雙線性變換法和脈沖響應(yīng)不變法對巴特沃斯低通、帶阻濾波器的設(shè)計，要求我能夠用所學(xué)理論知識對巴特沃斯低通通濾波器進行設(shè)計，并能夠?qū)υO(shè)計的濾波器的頻率特性進行分析。在設(shè)計過程中，首先，我通過查找資料等途徑，對關(guān)于所要設(shè)計的題目進行更加全面深入的學(xué)習(xí)，認(rèn)真分析其中的原理，弄明白設(shè)計的思路；其次，根據(jù)自己選擇的性能指標(biāo)要求，結(jié)合自己通過學(xué)習(xí)掌握的知識和資料進行程序設(shè)計，根據(jù)自己提出的方案利用軟件實現(xiàn)；最后，運行程序，分析所得結(jié)果是否符合自己的設(shè)計要求，對結(jié)果進行分析，實現(xiàn)由理論到實踐，再由實踐結(jié)果驗證理論的過程。

總的來說，這次課程設(shè)計讓我對MATLAB有了更深刻的了解，對數(shù)字濾波器的設(shè)計流程有了大致的了解，掌握了一些設(shè)計濾波器的基本方法，提高了理論用于實踐的能力，掌握了更多專業(yè)相關(guān)的使用知識與技能。同時，也暴露了我很多的不足，在以后的學(xué)習(xí)中，將進一步發(fā)揚優(yōu)點，克服缺點。

最后祝老師寒假愉快！

第三篇：DSP原理及應(yīng)用復(fù)習(xí)總結(jié)

DSP芯片的主要結(jié)構(gòu)特點：哈佛結(jié)構(gòu)、專用的硬件乘法器、流水線操作、特殊的DSP指令、快速的指令周期。

中央處理器的體系架構(gòu)分為：馮·諾依曼結(jié)構(gòu)和哈佛結(jié)構(gòu) 馮·諾依曼結(jié)構(gòu)，是一種將程序指令存儲器和數(shù)據(jù)存儲器合并在一起的存儲器結(jié)構(gòu)。由于取指令和存取數(shù)據(jù)要從同一個存儲空間存取，經(jīng)由同一總線傳輸，因而它們無法重疊執(zhí)行，只有一個完成后再進行下一個。

哈佛結(jié)構(gòu)是一種將程序指令存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)?？梢詼p輕程序運行時的訪存瓶頸。

基礎(chǔ)特性分類：靜態(tài)DSP芯片、一致性的DSP芯片。數(shù)據(jù)格式分類：定點DSP芯片、浮點DSP芯片。用途分類：通用型DSP芯片、專用型DSP芯片。處理數(shù)據(jù)位數(shù)分類：16/32位 TMS320F2812芯片封裝方式兩類：179引腳的GHH球形網(wǎng)格陣列BGA封裝、176引腳的LQFP封裝。

DSP內(nèi)部總線分為：地址總線和數(shù)據(jù)總線。注意：DSP外部總線：即DSP芯片與外擴存儲器的總線接口，包括19根地址線和16根數(shù)據(jù)線。

時序寄存器XTIMINGx主要用于設(shè)置讀寫時序參數(shù)；配置寄存器XINTCNF2主要完成選擇是種，設(shè)置輸入引腳狀態(tài)及寫緩沖器深度；控制寄存器XBANK用于設(shè)置可增加周期的特定區(qū)，以及設(shè)置增加的周期數(shù)。

命令文件CMD是DSP運行程序必不可少的文件，用于指定DSP存儲器分配。由兩個偽指令構(gòu)成，即MEMORY(定義目標(biāo)存儲器的配置)和SECTIONS(規(guī)定程序中各個段及其在存儲器中的位置)。

28X系列DSP時鐘和系統(tǒng)控制電路包括：振蕩器、鎖相環(huán)、看門狗和工作模式選擇等

鎖相環(huán)和振蕩器的作用是為DSP芯片中的CPU及相關(guān)外設(shè)提供可編程的時鐘芯片內(nèi)部的外設(shè)分為告訴我社和低速外設(shè)，可以設(shè)置不同的工作頻率看門狗模塊用于監(jiān)控程序的運行狀態(tài)，它是提高系統(tǒng)可靠性的重要環(huán)節(jié)。

28xDSP片上晶振電路模塊允許采用內(nèi)部振蕩器或外部時鐘源為CPU內(nèi)核提供時鐘

DSP處理器內(nèi)核有16根中斷線，包括和NMI兩個不可屏蔽中斷和INT1至INT14等14個可屏蔽中斷（均為低電平有效）。PIE中斷系統(tǒng)共分12組，每組有8個中斷復(fù)用1個CPU中斷。采用三級中斷機制：外設(shè)級、PIE級、CPU級

PIE中斷工作原理：當(dāng)某外設(shè)產(chǎn)生中斷，IF被置1，IE也被置1，發(fā)送到PIE控制器，中斷標(biāo)志PIEIFRx.v被置1，中斷請求發(fā)送到CPU，CPU級IFR中對應(yīng)INTx被置1，IER和INTM被使能，CPU響應(yīng)中斷請求。

CPU定時器用戶只能用T0，通用定時器是EV中的都可以用;CPU定時器只有周期中斷，而EV中的通用定時器可以有上溢中斷、下溢中斷、周期中斷、比較中斷四種。

功能控制寄存器：GPxMUX、GPxDIT、GPxQUAL。

數(shù)據(jù)寄存器：GPxSET寄存器設(shè)置每個引腳為高電平；GPxCLEAR清除每個引腳信號；GPxTOGGLE反轉(zhuǎn)觸發(fā)每個引腳信號；GPxDAT讀寫每個引腳信號

事件管理器包括：通用定時器、圈比較PWM單元、捕獲單元以及正交編碼脈沖電路QEP 全比較PWM單元產(chǎn)生脈寬調(diào)制信號可以控制直流電機或步進電機的轉(zhuǎn)速；捕獲單元對光電編碼器的輸出信號進行測量可以計算電機的轉(zhuǎn)速；正交編碼脈沖電路根據(jù)增量編碼器信號計算電機的旋轉(zhuǎn)方向等信息。

通用定時器的寄存器：控制寄存器（決定通用定時器的操作模式，例如選擇計數(shù)模式、時鐘、預(yù)分頻系數(shù)、比較寄存器的重裝載條件）、全局控制寄存器(規(guī)定了通用定時器針對不同時間采取的動作、讀取計數(shù)方向、定義ADC的啟動信號)、比較寄存器(與通用定時器的計數(shù)值不斷比較，匹配時，相應(yīng)引腳跳變，請求中斷)和周期寄存器(決定定時器的計數(shù)周期)是雙緩沖的

通用定時器的中斷：上溢中斷、下溢中斷、比較匹配、周期匹配

每個通用定時器都支持4種計數(shù)模式：停止/保持模式、連續(xù)遞增計數(shù)模式、定向遞增/遞減計數(shù)模式和連續(xù)遞增/遞減計數(shù)模式。

EV模塊各有3個全比較器，每個比較器對應(yīng)兩路PWM輸出

每個比較單元包括3個比較寄存器CMPRX，各帶一個映像寄存器；1個比較控制寄存器；1個動作控制寄存器；6路帶三態(tài)輸出的PWM引腳以及控制和中斷邏輯。

較單元的輸入包括來自控制寄存器的控制信號，通用定時器1的時鐘信號及下溢信號、周期匹配信號和復(fù)位信號。比較單元輸出信號是一個比較匹配信號，如果比較操作被使能的話，比價匹配信號將中斷標(biāo)志置位，并在對應(yīng)的PWM引腳上產(chǎn)生跳變。比較單元的工作過程：通用定時器1的計數(shù)值不斷地與比較寄存器的值進行比較，當(dāng)發(fā)生匹配時，該比較單元的兩個輸出引腳發(fā)生跳變；ACTRA寄存器定義在發(fā)生比較匹配時每個輸出引腳為高有效電平或低有效電平。

PWM單元對稱/不對稱波形發(fā)生器、可編程死區(qū)單元DBU、PWM輸出邏輯和空間向量SVPWM狀態(tài)機組成。ADC模塊的特點：12位模數(shù)轉(zhuǎn)換內(nèi)核，內(nèi)置雙采樣/保持器；順序采樣模式或并行采樣模式；模擬輸入電壓范圍0-3v；快速的轉(zhuǎn)換時間，最高采樣率12.5MSPS；16通道模擬信號輸入； 并行采樣：AdcRegs.ADCTRL3.bit.SMODE_SEL=1;順序采樣為0 雙排序AdcTegs.ADCTRL1.bit.SEQ_CASC=0;級聯(lián)排序為1 AdcRegs.ADCMAXCONV.all=0x0033并雙；7并級；77順雙；F順級 AdcRegs.ADCCHSELSEQ1.bit.CONV00=0x0 ADC工作模式：連續(xù)模式和啟動/停止模式。ADC電源：上電、掉電、關(guān)閉模式。

上電順序：給參考電源上電、給adc內(nèi)部參考電源電路供電、adc模塊完全供電后，等20μs才能執(zhí)行第一次模數(shù)轉(zhuǎn)換。

28x DSP的輸入信號電壓不能高于3.3V，模擬信號需經(jīng)過調(diào)理后進入DSP的AD轉(zhuǎn)換輸入端口，未使用的模數(shù)轉(zhuǎn)換器輸入引腳，都要連接模擬地，否則會帶來噪聲信號

電源管理電路設(shè)計：多電源正確連接；不允許有電源引腳懸空；減少噪音和互相干擾，數(shù)電和模電單獨供電，接地也分開，最終通過一個磁珠在單點連接

DSP編程語言特點：c語言：具有良好可讀性和可移植性，開發(fā)率高；匯編語言：高的運行效率，常用語時間要求比較苛刻的地方，比如終端服務(wù)子程序。

頭文件的作用：是c語言不可缺少的部分，是用戶程序和函數(shù)庫之間的紐帶；頭文件使用：用戶程序只要按照頭文件中的接口聲明來調(diào)用庫功能，編譯器就會從庫中提取相應(yīng)的代碼 C語言程序框架包含有寄存器結(jié)構(gòu)定義文件、外設(shè)頭文件、器件的宏與類型定義等，通過使用頭外設(shè)文件，可以容易控制片內(nèi)外設(shè)。

DSP程序包括：頭文件包含、函數(shù)聲明、宏定義、主函數(shù)main()和中斷服務(wù)子程序

主函數(shù)的編程步驟：1初始換系統(tǒng)控制2清除所有中斷并初始化PIE向量表3初始化所有用到的外設(shè)4開中斷5編寫用戶代碼 #include “DSP281x_Device.h”

#include “DSP281x_Examples.h”

interrupt void cpu_timer0_isr(void)； void main(void)// {

InitSysCtrl()； DINT；

InitPieCtrl()；

IER = 0x0000；

IFR = 0x0000；

InitPieVectTable()； EALLOW；

PieVectTable.TINT0 = &cpu_timer0_isr；

EDIS;InitGpio();InitCpuTimers();

ConfigCpuTimer(&CpuTimer0,100,1000000);

StartCpuTimer0();IER |= M_INT1；

PieCtrlRegs.PIEIER1.bit.INTx7 = 1；

EINT；

ERTM； …… }

interrupt void cpu_timer0_isr(void)

{

CpuTimer0.InterruptCount++；

PieCtrlRegs.PIEACK.all = PIEACK_GROUP1；

}

第四篇：DSP復(fù)習(xí)總結(jié)(精)

一.數(shù)字信號處理概述

1.DSP的優(yōu)勢:可控性強,穩(wěn)定度高,精度高,抗干擾性強,實現(xiàn)自適應(yīng)性,數(shù)據(jù)壓縮, 大規(guī)模集成。

2.實時數(shù)字信號處理:信號處理速度必須大于等于輸入信號更新的速度,而且信號輸入到

處理后輸出的延遲必須足夠的小

實時取決因素:芯片速度,運算量(數(shù)據(jù)率,算法復(fù)雜度

3.DSP子系統(tǒng)實現(xiàn)方式:通用CPU,加速處理模塊,單片機,專用DSP芯片,可編程FPGA 器件,通用可編程DSP芯片

3.DSP系統(tǒng)典型處理方法:數(shù)據(jù)流處理。塊處理 矢量處理

4.定點與浮點DSP芯片 定點: 小數(shù)Xf轉(zhuǎn)換為定點數(shù)Xd:Xd=int(Xf×2Q 定點數(shù)Xd轉(zhuǎn)換為小數(shù)Xf:Xf=float(Xd×2-Q 0.25的Q15表示法——0.25×215=8192=0x2000 0x4623的Q15表示小數(shù)——17955×2-15=0.547943 第一位為符號位

浮點: bit3bit3bit2bit2bit S e f 浮點數(shù)=(-1S×2(e-127×1.f-0.75=-(0.112=-(1.1×2-1=(-11×(1.1×2(126-127-0.75的IEEE單精度浮點格式數(shù)為:(BF400000H 5.DSPs芯片特點

算數(shù)單元:硬件乘法器是DSPs區(qū)別于早期通用微處理起的重要標(biāo)志 多功能單元使DSP在單位時間內(nèi)完成更多的操作,提高了程序執(zhí)行速度 總線結(jié)構(gòu):哈弗總線結(jié)構(gòu)

流水技術(shù):是提高DSPs程序執(zhí)行效率的另一個重要手段 專用尋址單元:地址的計算不再額外占用CPU時間 片內(nèi)存儲器:程序存儲,數(shù)據(jù)存儲,CACHE 豐富的外設(shè)

6.DSP處理器實現(xiàn)高速運算途徑 ?硬件乘法器及乘加單元 ?高效的存儲器訪問 ?數(shù)據(jù)格式 ?零循環(huán)開銷 ?多個執(zhí)行單元

?數(shù)據(jù)流的線性I/O ?專門的指令集

6.DSP評價方法:傳統(tǒng)性能評價 MIPS-----百萬指令每秒 MOPS-----百萬操作每秒 MFLOPS-----百萬浮點操作每秒 MACS-------乘加次數(shù)每秒 完整應(yīng)用評價 核心算法評價

7.選型依據(jù):速度,精度,芯片資源,開發(fā)工具,支持多處理器,功耗與電源管理,成本。

8.哈佛總線結(jié)構(gòu)包括6條總線:PAB(程序地址總線,DRAB(數(shù)據(jù)讀地址總線,DW AB(數(shù)據(jù)寫地址總線,PRDB(程序讀地址總線,DRDB(數(shù)據(jù)讀總線,DWEB(數(shù)據(jù)寫總線

第二章.TMS320C200 DSP處理器 1.內(nèi)部結(jié)構(gòu)

三個主要組成部分:中央處理單元,存儲器,外設(shè)

同系列芯片具有相同的中央處理單元、總線結(jié)構(gòu)和指令集。片內(nèi)存儲器以及外設(shè)有所區(qū)別

中央處理單元:中央算術(shù)邏輯部分(算術(shù)邏輯運算,由累加器存放結(jié)果,輸出數(shù)據(jù)定標(biāo)移

位器進行移位

輸入定標(biāo)部分(將來自存儲器的16位數(shù)據(jù)左移變成32位送往中央算數(shù)邏 輯單元 乘法部分

輔助寄存器算數(shù)單元(尋址+運算 狀態(tài)寄存器

2.C2000總線結(jié)構(gòu)特點

(1采用各自獨立的數(shù)據(jù)地址總線分別用于數(shù)據(jù)讀(DBAB和數(shù)據(jù)寫(DW AB,因此CPU的讀寫可在一個周期內(nèi)進行

(2 獨立的程序空間和數(shù)據(jù)空間允許CPU同時訪問程序指令和數(shù)據(jù)。3.引腳

DS(output:外部數(shù)據(jù)存儲器選通引腳 PS(output :外部程序存儲器選通引腳 IS(output :外部IO空間存儲器選通引腳 R/W(output :讀寫選擇信號

STRB(output :外部存儲器訪問選通引腳 READY(input :外設(shè)準(zhǔn)備好信號

MP/MC(input:工作模式選擇引腳。A0~A15:16位地址線 D0~D15:16位數(shù)據(jù)線

4.程序地址產(chǎn)生:程序計數(shù)器(利用16位的程序計數(shù)器PC對內(nèi)部和外部程序存儲器尋址

堆棧(16位寬、8級深度的硬件堆棧。功能:保存返回地址與重要數(shù)據(jù) 微堆棧(16位寬,1級深。功能:保存返回地址。無指令對微堆棧操作。流水線操作(4個獨立階段:取指令(Fetch、指令譯碼(Decode、取操作 數(shù)(Operand和執(zhí)行指令(Execute。5.轉(zhuǎn)移調(diào)用和返回指令

轉(zhuǎn)移(跳轉(zhuǎn):使控制轉(zhuǎn)換到新的地址單元

調(diào)用:使控制轉(zhuǎn)換到新的地址單元,將返回地址壓入堆棧 返回:使棧頂?shù)牡刂窂棾龅匠绦蛴嫈?shù)器PC中

6.重復(fù)指令RPT:它的下一條指令重復(fù)被執(zhí)行,執(zhí)行次數(shù)是重復(fù)指令中操作數(shù)加一。

例如:RPT #N INST1 INST2 運行結(jié)果:INST1執(zhí)行N+1次

7.中斷控制(1中斷分類

觸發(fā)源角度:硬件中斷(內(nèi)部,外部,軟件中斷(指令觸發(fā) DSP管理中斷角度:可屏蔽中斷,不可屏蔽中斷(2中斷矢量表

又稱為中斷地址,表明中斷發(fā)生后,若DSP響應(yīng)中斷,指令執(zhí)行的地址。(3可屏蔽中斷設(shè)置

中斷標(biāo)志寄存器IFR:中斷請求到達CPU時為1 中斷屏蔽寄存器IMR:為0,屏蔽中斷 為1,中斷

中斷控制寄存器ICR:(4可屏蔽中斷響應(yīng)流程

中斷請求-----中斷響應(yīng)-------中斷服務(wù)(5非屏蔽中斷

硬件非屏蔽中斷:RS,NMI 軟件非屏蔽中斷:INTR k,NMI,TRAP(6中斷服務(wù)程序ISR 中斷服務(wù)程序是用戶編寫的,是對中斷事件做出響應(yīng)的子程序。

CPU 接收到中斷請求并響應(yīng)之后,就根據(jù)中斷矢量內(nèi)容轉(zhuǎn)移到相應(yīng)的中斷服務(wù)程序ISR 中

(7復(fù)位:優(yōu)先級最高的中斷,屬于非屏蔽外部中斷(硬件 復(fù)位操作至少需要6個時鐘周期 8.存儲器與I/O 空間

(1存儲器類型:程序存儲空間,數(shù)據(jù)存儲空間,IO 空間(2片內(nèi)存儲器與片外存儲器

片內(nèi):速度快,功耗低,運行穩(wěn)定,訪問效率高。片內(nèi)存儲器類型:片內(nèi)雙訪問存儲器—DARAM 片內(nèi)單訪問程序/數(shù)據(jù)存儲器—SARAM 掩膜型片內(nèi)存儲器—ROM 閃速存儲器—FLASH 片外:容量大(3程序存儲空間

功能:程序存儲器存放程序的代碼、表格信息、固定操作數(shù)。程序運行時只讀?？刂菩盘栆_:PS ,STRB, 擴展:兩片8K ×8位存儲器構(gòu)成8Kx16位的靜態(tài)存儲器與C2000相連(4數(shù)據(jù)存儲空間

功能:存放DSP 運行時所需要的數(shù)據(jù),程序運行時可讀寫。

控制信號引腳:DS :當(dāng)外部總線正被數(shù)據(jù)存儲器使用時,DS 為低電平。STRB :當(dāng)外部總線正被使用時,STRB 為低電平。BR :當(dāng)訪問全局?jǐn)?shù)據(jù)空間時,BR 為低電平。

擴展:2個8K 8bit 的RAM 完成8K 16bit 靜態(tài)存儲器與C2000的接口 本地數(shù)據(jù)空間:直接尋址,間接尋址

全局?jǐn)?shù)據(jù)空間:用于保存與其他處理器共用的數(shù)據(jù),引腳BR ,低電平訪問全局(5I/O 空間 功能:輸入輸出

控制信號引:IS :當(dāng)外部總線正被IO 空間使用時,IS 為低電平。STRB :當(dāng)外部總線正被使用時,STRB 為低電平。訪問方式:IN、OUT 指令(6程序引導(dǎo)

功能:在復(fù)位時,DSP 內(nèi)部的引導(dǎo)程序把用戶程序從外部的8位數(shù)據(jù)空間存儲器中引導(dǎo)到內(nèi)部的16位程序空間的RAM 中,從而開始運行用戶程序

條件:DSP 復(fù)位時,BOOT 引腳必須為0。(7存儲器配置 9.片內(nèi)外設(shè)(1時鐘產(chǎn)生器

(2定時器

定時器中斷頻率為

1(1(1++?=PRD TDDR f f clkout1TINT PRD為16位定時器周期寄存器;TDDR為4位(不超過15定時器除數(shù)寄存器;設(shè)置:PRD,TCR(3等待狀態(tài)發(fā)生器

等待狀態(tài)產(chǎn)生的兩種方式:使用READY信號(低電平有效靈活,可以產(chǎn)生任 為任意外部設(shè)備產(chǎn)生等待周期

設(shè)置片內(nèi)等待狀態(tài)發(fā)生器(WSGR:方便,可靠;為某一空間設(shè)置整體的等待周期(4同步串行口

基本信號:時鐘信號CLKX,幀同步信號FSX,數(shù)據(jù)信號DX.中斷信號:發(fā)送中斷XINT,接受中斷RINT DSP與串口的訪問方式:查詢,中斷 同步串行口發(fā)送模式: 利用內(nèi)部幀同步的突發(fā)模式(FSM=1,TXM=1 利用外部幀同步的突發(fā)模式(FSM=1,TXM=0 利用內(nèi)部幀同步的連續(xù)模式(FSM=0,TXM=1 利用外部幀同步的連續(xù)模式(FSM=0,TXM=0

同步串行口接收模式: 突發(fā)模式接收 連續(xù)模式接收(4異步串行口

基本信號:數(shù)據(jù)信號TX,TR,握手信號IO0~IO3 9.通用IO引腳 BIO,XF,IO0~IO3 第三章.TMS320C2000軟件環(huán)境 1.尋址方式(1立即尋址 短立即數(shù)尋址方式

RPT #99;RPT后面的指令重復(fù)執(zhí)行100次 長立即數(shù)尋址方式

ADD #16384,2;累加器與數(shù)值16384左移2位后相加(2直接尋址

必須首先對DP進行設(shè)置以確定數(shù)據(jù)頁面,然后再書寫進行某種操作的指令,該指令的操作數(shù)將確定數(shù)據(jù)頁面內(nèi)部的特定偏移單元。其步驟如下: LDP #20H;初始化數(shù)據(jù)頁面指針

ADD 5Dh;累加器與當(dāng)前數(shù)據(jù)頁面內(nèi)偏移量5DH單元的內(nèi)容相加,結(jié)果存入累

加器中(3間接尋址

利用8個16位的輔助寄存器AR7~AR0,可提供靈活多變且功能強大的間接尋址方式。

LAR AR1,#289H MAR *,AR1 ADD *;ACC<=ACC+289H@DS C2000提供了4種修改方法供間接尋址選擇

(1無增量或減量。指令使用當(dāng)前AR內(nèi)容作為數(shù)據(jù)存儲器地址,指令執(zhí)行完成后,當(dāng)前AR 的內(nèi)容保持不變。ADD *;ACC=ACC+(ARx(2加1或減1。指令使用當(dāng)前AR內(nèi)容作為數(shù)據(jù)存儲器地址,然后將當(dāng)前AR內(nèi)容加1或減

1。ADD *+ ADD *-;ACC=ACC+(ARx, ARx=ARx-1(3加或減一個變址量。AR0中的值即是這個變址量。指令使用當(dāng)前AR內(nèi)容作為數(shù)據(jù)存儲

器地址,然后將當(dāng)前AR的內(nèi)容和AR0的值相加或相減,結(jié)果送到當(dāng)前AR中。

ADD *0+ ADD *0-;ACC=ACC+(ARx, ARx=ARx-AR0(4位翻轉(zhuǎn)加或減一個變址量。AR0中的值即是這個變址量,指令使用當(dāng)前AR內(nèi)容作為數(shù)

據(jù)存儲器地址,然后將當(dāng)前AR內(nèi)容與AR0的值位翻轉(zhuǎn)后相加或相減,結(jié)果送到當(dāng)前AR 中。

ADD *BR0+;ACC=ACC+(ARx, ARx=ARx+rc(AR0 ADD *BR0-2.匯編語言格式

[標(biāo)號][:] 助記符[操作數(shù)1,操作數(shù)2,…][;注釋]

例如: SYM1.set 2;符號SYM1等于2 BGN: LDP SYM1;將2裝入DP.word 016H;初始化一個字為16h NOP;空操作

BCND BGN,BIO;引腳BIO為低電平跳轉(zhuǎn)BGN LDP SYM+1;SYM1+1裝入到DP

3.偽指令宏指令

4.COFF—公共目標(biāo)文件格式

塊的定義:目標(biāo)文件中最小的單位,一個塊就是最終在TMS320存儲器映像中占據(jù)連續(xù)空間的一塊代碼或數(shù)據(jù)。

已初始化塊:.text.data.sect.asect 未初始化塊:.bss.usect 鏈接器的一個主要功能是將塊定位到目標(biāo)存儲器中。

匯編器的主要任務(wù)是為確定匯編語言程序的各部分分別屬于哪個特定的段。第四章.DSP系統(tǒng)設(shè)計 1.具體技術(shù)指標(biāo)

采樣頻率-------由信號頻率,帶寬決定

由采樣頻率確定任務(wù)書中最復(fù)雜算法所需最大時間以及系統(tǒng)對實時性要求判斷是能否完成工作。

片內(nèi)RAM容量及是否擴展-----由數(shù)據(jù)量及程序長度決定 16/32位,定點/浮點-----------由系統(tǒng)精度決定

根據(jù)系統(tǒng)用途是計算還是控制,來決定對輸入輸出端口的要求。2.DSP目標(biāo)板設(shè)計要素 步驟: 第一步:算法分析與優(yōu)化

第二步:DSP的選擇 第三步:DSP配置

第四步:模擬數(shù)字混合電路設(shè)計 第五步:系統(tǒng)電路設(shè)計

第六步:系統(tǒng)對軟件的編寫與調(diào)試 第七步:系統(tǒng)測試與驗證 3.硬件設(shè)計步驟

確定硬件方案--------器件選型--------原理設(shè)計----------PCB版圖設(shè)計--------硬件調(diào)試

(系 統(tǒng) 分 析 |(系 統(tǒng) 綜 合

原理設(shè)計是DSP 系統(tǒng)集成中關(guān)鍵的一步,其成功與否是DSP 系統(tǒng)能否正常工作的最重要的一個因素。

3.軟件設(shè)計步驟 4.系統(tǒng)集成

系統(tǒng)集成是將軟硬件結(jié)合起來,并組裝成一臺樣機,在實際系統(tǒng)中運行,進行系統(tǒng)測試。

5.高精度ADC 轉(zhuǎn)換器結(jié)構(gòu):逐次逼近方式, Σ-Δ調(diào)制方式 積分方式

高速ADC 轉(zhuǎn)換器結(jié)構(gòu):并行比較型

串-并比較型 分路轉(zhuǎn)換型

6.高精度ADC 轉(zhuǎn)換器應(yīng)用: 精度與速度存在矛盾

對電源,接地,電路布局的要求都極為嚴(yán)格 外部電路的匹配 與后續(xù)電路之間的隔離 串行輸出方式

高速ADC 轉(zhuǎn)換器的應(yīng)用: 電平邏輯的匹配 時序邏輯的匹配 高速器件的接地 高速器件的去耦

7.高速ADC 器件的選擇:速度與精度折衷 保證裕量 避免全速運行

8.性能測試:動態(tài)有效位(ENOB 是用來衡量數(shù)據(jù)采集系統(tǒng)實際工作時有效的位數(shù),它是用分辨率來衡量實際工作時ADC 的噪聲均方值與理想ADC 標(biāo)識分辨率情況下的量化噪聲。

采用FFT 方法進行測試,具體方案是:(a 采用單頻正弦信號輸入到ADC;(b 對ADC 輸出結(jié)果進行快速傅里葉變換FFT ,計算SINAD(Signal-to-Noise and Distortion Ratio ,信號噪聲加失真比。

(c 有效位數(shù)ENOB=(SINAD-1.76/6.02。8.實時數(shù)據(jù)存儲

雙端口RAM :雙端口存儲器是一種專用存儲芯片,設(shè)有兩組物理地址、數(shù)據(jù)和讀寫控][log 10噪聲能量能基頻10量信號 SINAD 制信號。兩個CPU可以通過這些控制信號同時訪問雙端口存儲器,實現(xiàn)數(shù)據(jù)共享

(1雙端口RAM構(gòu)成的乒乓存儲器 工作特點: 人為的將雙端口存儲器分成兩部分,使得存儲器的讀寫操作分時工作,即同一時刻內(nèi)存儲器的兩部分處于不同的讀寫狀態(tài)。

對A寫數(shù)據(jù)時,則DSP從B中讀取數(shù)據(jù);對B寫數(shù)據(jù)時,則DSP從A中讀取數(shù)據(jù);有效的增加了DSP運算處理時間,提高了系統(tǒng)的實時性(2先進先出存儲器FIFO FIFO是一種先進先出的存儲器,即先讀入的數(shù)據(jù)先讀出。FIFO器件常用作數(shù)據(jù)緩沖器,充當(dāng)兩個不同速率的系統(tǒng)之間的數(shù)據(jù)接口。

FIFO的共性:沒有地址線,只有讀寫時鐘,內(nèi)部地址依賴于對讀寫時鐘的計數(shù)。采用滿、空、半滿標(biāo)志來標(biāo)識存儲狀態(tài)。

9.高速實時信號的產(chǎn)生:數(shù)據(jù)存儲型,相位累加型

10.高速電路定義:線傳播延時大于數(shù)字信號驅(qū)動端上升時間的1/2,則可認(rèn)為此類信號是高速信號并產(chǎn)生傳輸線效應(yīng)。

從本質(zhì)上講,高速數(shù)字系統(tǒng)的設(shè)計的核心問題是如何確保系統(tǒng)時序的正確。11.信號的完整性:指信號線上信號的質(zhì)量,主要包括反射、振鈴、地彈和串?dāng)_ 12.傳輸線效應(yīng):反射信號、串?dāng)_、過沖與下沖、電磁輻射

串?dāng)_:在一根信號線上有信號通過時,在PCB板上與之相鄰的信號線就會感應(yīng)出相關(guān)信號,這種現(xiàn)象叫做串?dāng)_。

串?dāng)_解決途徑:加寬走線間距 導(dǎo)線盡可能接近地線 差分布線技術(shù) 正交布線

合理布局布線。。13.避免傳輸線效應(yīng)的方法: 嚴(yán)格控制關(guān)鍵走線的長度 抑制電磁干擾

合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu) 電源去耦技術(shù)

14.高速PCB技術(shù)

第五章.可編程邏輯器件在DSP系統(tǒng)中的應(yīng)用 1.ASIC(專用集成電路 優(yōu)勢:體積小容量大 功耗低 可靠性高 保密性強 在線可編程能力

各種先進的開發(fā)手段大大縮短了開發(fā)周期 2.FPGA(現(xiàn)場可編程門陣列

既繼承了門陣列邏輯器件密度高和通用性強的優(yōu)點,又具備可編程邏輯器件的可編程特性。FPGA結(jié)構(gòu):查找表型,多路開關(guān)型

主要包括:可編程邏輯模塊(CLB,可編程輸入輸出模塊IOB,可編程內(nèi)部互聯(lián)PI 3.DSP與FPGA DSP:依賴于指令的串行執(zhí)行完成算法功能,易于實現(xiàn)跳轉(zhuǎn)、調(diào)用等功能 FPGA:依賴與內(nèi)部的邏輯資源的自由并行組合實現(xiàn)算法功能 DSP與FPGA的方案選擇依據(jù):系統(tǒng)的取樣速率 系統(tǒng)是否已經(jīng)使用C語言編制的程序 數(shù)據(jù)率?

多少個條件操作? 是否使用浮點 所需要的庫能否獲得 4.DSP+FPGA結(jié)構(gòu)

DSP+FPGA結(jié)構(gòu)最大的特點是結(jié)構(gòu)靈活,有較強的通用性,適于模塊化設(shè)計,從而能夠提高算法效率;同時其開發(fā)周期較短,系統(tǒng)易于維護和擴展

1.哈佛總線:PAB,DRAB,DWAB,DRAB,PRDB,DWEB 2.硬件設(shè)計:ADC.DAC.內(nèi)存、電源、通信、邏輯控制、人機接口、總線 3.高速總線:PCI,PCB,VME 4.FPGA內(nèi)部模塊:可編程邏輯模塊CLB,可編程輸入輸出模塊IOB,可編程內(nèi)部互聯(lián)PI 5.DSP子系統(tǒng):通用CPU,加速處理模塊,專用DSP芯片,通用可編程DSP,可編程FPGA,單片機。

6.FPGA與DSP選取依據(jù):正確選擇單點接地與多點接地,分開數(shù)字模擬電路,加粗地線,將地線構(gòu)成閉環(huán)回路

7.高速電路PCB布線原則:合理選擇層數(shù),縮短高頻器件管腳間引線,減少連接過程用孔,減少管腳引線彎折,各類信號走線不能形成環(huán)路

8.高速ADC性能指標(biāo):動態(tài)有效位(ENOB,采用FFT測試 9..text.data.sect.asect||||||.usect.bss

第五篇：DSP考試復(fù)習(xí)總結(jié)最終版

第一章 TMS320LF240X 系列芯片的特點： ① 采用高性能 CMOS 技術(shù)，使得供電電壓降為 3.3V，減少了控 制器的功耗；30MIPS 的執(zhí)行速度使得指令周期縮短到 33ns（30MHz），從而提高了控制器的實時控制能力。② 基于 TMS320C2XX DSP 的 CPU 核，保證了 F240X 系列 DSP 代碼與 TMS320 系列 DSP 代碼兼容。③ 片內(nèi)有高達 32K 字的 FLASH 程序存儲器、高達 1.5K 字的數(shù) 據(jù)/程序 RAM、544 字雙口 RAM（DRAM)和 2K 字的單口 RAM（SRAM）④ 兩個事件管理器模塊 EVA 和 EVB，每個包括：兩個 16 位通 用定時器；8 個 16 位脈寬調(diào)制通道；3 個捕獲單元，片內(nèi)光電編 碼器接口電路，16 通道 A/D 轉(zhuǎn)換器。⑤ 可擴展的外部存儲器（LF2407)總共 192K 字空間；64K 程序 存儲器空間； 64K 字 I/O 尋址空間； 64K 字?jǐn)?shù)據(jù)存儲器空間。⑥ 10 位 A/D 轉(zhuǎn)換器最小轉(zhuǎn)換時間為 500ns，可選擇由兩個事件 管理器來觸發(fā)的兩個 8 通道輸入 A/D 轉(zhuǎn)換器或一個 16 通道 A/D 轉(zhuǎn)換器。⑦ 控制器局域網(wǎng) CAN2.0B； ⑧ 串行通信接口 SCI 模塊。⑨ 16 位串行外設(shè) SPI 接口模塊； ⑩ 基于鎖相環(huán)的時鐘發(fā)生器。11 高達 40 個可單獨編程或復(fù)用的 I/O 引腳 GPIO； 12 5 個外部中斷（兩個電機驅(qū)動保護、復(fù)位和兩個可屏蔽中斷。13 電源管理包括 3 種低功耗模式，能獨立地將外設(shè)器件轉(zhuǎn)入低 功耗工作模式。?系統(tǒng)配置： 用來對 DSP 片內(nèi)的功能模塊進行用戶配置，根據(jù)具 體用途來進行模塊定制。中斷模塊：主要包括－中斷優(yōu)先級和 中斷向量表、外設(shè)中斷擴展控制器(PIE)、中斷向量、中斷響應(yīng)的 流程、中斷響應(yīng)的時間、CPU 中斷寄存器、外設(shè)中斷寄存器、復(fù) 位、無效地址檢測、外部中斷控制寄存器。?TMSLF240x DSP 具有 16 位地址線，可訪問三個獨立的地址空 間：1）程序存儲器空間－64K 字；2）數(shù)據(jù)存儲器空間－64K 字； 3）I/O 空間－64K 字。?DSP 引腳從性質(zhì)上分為：事件管理器 A（EVA）、事件管理器 B（EAB）、A/D 轉(zhuǎn)換器 ADC、CAN SCI SPI、外部中斷和時鐘、振 蕩器、PLL、FLASH、引導(dǎo)程序及其他、仿真和測試、地址、數(shù) 據(jù)和存儲器控制信號、續(xù)表、供電電源。第二章 ?系統(tǒng)控制和狀態(tài)寄存器 1（SCSR1），SCSR1 映射到數(shù)據(jù)存儲器 空間的 7018h 位15：保留； 位14： CLKSRC，為CLKOUT引腳輸出時鐘源的選擇位，0－CLKOUT 引腳輸出CPU時鐘；1－CLKOUT引腳輸出WDCLK時鐘。位13、12：LPM1，LPM0，低功耗模式選擇，指明在執(zhí)行IDLE 指令 后進入哪一種低功耗模式。00－進入IDLE1（LPM0）模式；01－進 入IDLE2（LPM1）模式；1x－進入 HALT（LPM2）模式。位11－9：CLK PS2-CLK PS0，（PLL）時鐘預(yù)定標(biāo)選擇位，選擇輸 入時鐘頻率fin的倍頻系數(shù)。000－4；001－2；010－1.33；011 －1；100－0.8；101